close

Вход

Забыли?

вход по аккаунту

код для вставкиСкачать
1.Понятие о логическом элементе (ЛЭ) Простые и сложные ЛЭ, системы ЛЭ, функциональная и
техническая полнота систем ЛЭ. Представление «0» и «1» в ЛЭ
Логические элементы — устройства, предназначенные для обработки информации в цифровой
форме (последовательности сигналов высокого — «1» и низкого — «0» уровней вдвоичной логике,
последовательность «0», «1» и «2» в троичной логике, последовательности «0», «1», «2», «3», «4», «5», «6»,
«7», «8» и «9» в десятичной логике). Физически логические элементы могут быть выполнены механическими,
электромеханическими (на электромагнитных реле), электронными (на диодах и транзисторах),
пневматическими, гидравлическими, оптическими и др.
С развитием электротехники от механических логических элементов перешли к электромеханическим
логическим элементам (на электромагнитных реле), а затем к электронным логическим элементам на
электронных лампах, позже — на транзисторах. После доказательства в 1946 г. теоремы Джона фон Неймана об
экономичности показательных позиционных систем счисления стало известно о преимуществах двоичной и
троичной систем счисления по сравнению с десятичной системой счисления. От десятичных логических
элементов перешли к двоичным логическим элементам. Двоичность и троичность позволяет значительно
сократить количество операций и элементов, выполняющих эту обработку, по сравнению с десятичными
логическими элементами.
Логические элементы выполняют логическую функцию (операцию) над входными сигналами (операндами,
данными).
Всего возможно
логических функций и соответствующих им логических элементов, где
—
основание системы счисления,
— число входов (аргументов),
— число выходов, то есть бесконечное
число логических элементов. Поэтому в данной статье рассматриваются только простейшие и важнейшие
логические элементы.
Всего возможны
и
двоичных двухвходовых логических элементов
двоичных трёхвходовых логических элементов (Булева функция).
Кроме 16 двоичных двухвходовых логических элементов и 256 трёхвходовых двоичных логических элементов
возможны 19 683 двухвходовых троичных логических элементов и 7 625 597 484 987 трёхвходовых троичных
логических элементов (троичные функции).
2.Параметры ЛЭ (статические и динамические)
Статические параметры логических элементов
Параметры ЛЭ цифровых интегральных схем разделяются на параметры статического и динамического
режимов работы.
К основным параметрам статического режима относятся: выходные и входные напряжения высокого и низкого
уровней.
В технических условиях (ТУ) или в паспорте ИМС приводится среднее значение потребляемой мощности в
статическом режиме Pср = (P0 + P1)/2. Разность пороговых напряжений Uл = U1вых.пор –U0вых.пор называется
логическим перепадом.
Максимально допустимое значение амплитуды потенциальной помехи, не вызывающей сбоя (ложного
переключения) в цифровой схеме, называется помехоустойчивостью и определяется выражениями:U+п =
U0вх.пор – U0вых.пор;U-п = U1вых.пор – U1вх.пор;(U+п + U-п)/2 = (U0вх.пор – U0вых.пор + U1вых.пор –
U1вх.пор)/2 = (Uл – Uз.н)/2,где Uз.н = (U1вх.пор – U0вх.пор) - ширина зоны неопределенности.Из уравнений
следует, что для увеличения статической помехоустойчивости ЛЭ необходимо уменьшать ширину зоны
неопределенности и увеличивать логический перепад. Уменьшение ширины зоны неопределенности
достигается увеличением крутизны передаточной характеристики в режиме переключения. Для увеличения
логического перепада необходимо исключить изменение выходного напряжения в режимах «включено» и
«выключено», вызываемое изменением входного напряжения. В этом случае напряжение логического перепада
будет ограничено только напряжением источника
питания.
При сопоставлении передаточных характеристик ЛЭ разных типов часто пользуются не абсолютными
значениями статической помехоустойчивости, а их отношениями к минимальному логическому перепаду:K+п =
U+п / Uл; K-п = U-п / Uл.
Чем ближе передаточная характеристика к идеальной, тем ближе значения этих коэффициентов к 0,5.
Эффективным способом повышения статической помехоустойчивости ЛЭ является получение гистерезисной
передаточной характеристики (рис. 3,а). При
этом Uп = (U+п + U-п)/2 = (U0вх.пор – U0 + U1 – U1вх.пор)/2 = (Uл – Uг)/2, где Uг - напряжение гистерезиса.
На рис. 3,б показана зависимость допустимой амплитуды импульсной помехи (Uпи) от ее длительности (tп.и).
При превышении длительности импульсной помехи значения tп.и2 импульсная помехоустойчивость
приближается к статической, а при помехах длительностью tп и tпи ЛЭ оказывается нечувствительным к их
амплитудам.В ТУ характеристика импульсной помехоустойчивости из-за отсутствия надежных критериев ее
оценки при массовом производстве и ее зависимости от условий работы не приводится.
Динамические параметры логических элементов
Параметры, зависящие от времени, называются динамическими. Основными из них являются:
время задержки распространения сигнала при включении логических элементов ;
время задержки распространения сигнала при выключении логических элементов.
Часто пользуются усредненным параметром - средним временем задержки логических элементов.
К динамическим параметрам относятся также максимальная рабочая частота , при которой сохраняется
работоспособность логический элемент, и динамическая мощность. Эта мощность обусловлена расходом
энергии источника питания на перезарядку паразитных емкостей, пересчитанных к выходу логический элемент,
при его переключениях из 0 в 1 и из 1 в 0. С ростом частоты значение увеличивается.
Ряд параметров учитывает как статику, так и динамику. Такие параметры называются интегральными. К ним
относятся полная потребляемая мощность Pпот = Pср + Pдин и работа или энергия переключения
Апер = Pпот tзд.р.ср.
При заданной технологии и схемотехнике (т. е. при заданном значении Апер) можно создавать различные серии
ИМС, обладающие либо высоким быстродействием (малое tзд.р.ср) и большой потребляемой мощностью, либо
низким быстродействием и малой потребляемой мощностью.
Таким образом, увеличение быстродействия логический элемент при заданной технологии и схемотехнике
неизбежно сопровождается увеличением потребляемой мощности.
По соотношению Pср и Pдин все элементы цифровых интегральных схем (ЦИС) подразделяются на две группы.
К первой группе относятся элементы, у которых Pср>>Pдин. У таких элементов в некотором диапазоне частот
наблюдается слабая зависимость Pпот от частоты . Ко второй группе относятся элементы у которых Pср <<
Pдин. Для этих элементов зависимость Pпот от частоты близка к линейной. Элементы второй группы являются
более совершенными, так как у них сведен до минимума расход мощности в статическом режиме (например, в
режиме хранения информации). Энергия переключения характеризует уровень развития технологии,
схемотехники и качество ИМС. По мере их совершенствования значение параметра Апер (измеряется в
пикоджоулях) уменьшается примерно на 1,5 порядка в десятилетие. Для логических элементов микросхем
малой и средней степени интеграции Апер = 1 … 10 пДж, а для логических элементов в БИС и СБИС Апер =
0,01 … 1 пДж. Помимо статических, динамических и интегральных параметров элементы ЦИС характеризуются
также схемотехническими и конструктивными параметрами: коэффициентом разветвления по выходу Краз –
максимальным числом единичных нагрузок, которые можно одновременно подключить к выходу элемента. Под
единичной нагрузкой подразумевается один вход базового элемента этой же серии. Чем больше значение Краз,
тем меньшее число логический элемент потребуется для построения сложного цифрового устройства. Однако с
ростом Краз снижаются помехоустойчивость и быстродействие. Уменьшение помехоустойчивости логический
элемент на биполярных транзисторах происходит из-за увеличения выходных токов при увеличении числа
подключённых нагрузок вследствие снижения уровня напряжения U1 и повышения уровня напряжения U0 .
Снижение быстродействия обусловлено увеличением ёмкости нагрузки. Поэтому в одной серии микросхем
малой, средней и большой степени интеграции содержатся логические элементы, имеющие Краз = 4 … 25;
коэффициентом объединения по входу Коб, равным числу входов логического элемента. С увеличением
значения этого коэффициента расширяются логические возможности элементов, однако при этом ухудшается
их быстродействие. Поэтому число входов большинства логический элемент не превышает 3 … 4, а при
необходимости увеличения числа входов применяют специальные логические элементы – расширители; типом
и габаритами корпуса; количеством выводов корпуса; надежностью, определяемой интенсивностью или
частотой отказов Все параметры ИМС зависят от температуры. Поэтому указывают диапазон температур Тmin
… Тmax, в пределах которых отклонения параметров от их номинальных значений не превышают допустимые.
Обычно Т = -60 ... +125°С, а для ИМС, предназначенных для работы в менее жестких условиях, Т = -10 ... +70°С.
К технико-экономическим параметрам относятся: стоимость ИМС; процент выхода годных ИМС при
изготовлении; степень интеграции; функциональная сложность, характеризующая число условных логических
преобразований, выполняемых ИМС.
3.Характеристики передачи ЛЭ. Виды характеристик и требования, предъявляемые к ним.
Амплитудная передаточная характеристика UВЫХ = f(UBX) определяет формирующие свойства ЛЭ, его помехоустойчивость,
амплитуду и уровни стандартного сигнала. Вид характеристики зависит от типа логического элемента (ЭСЛ, ТТЛ) и может
изменяться в определенных пределах в зависимости от разброса параметров схем, изменений напряжения питания,
нагрузки, температуры окружающей среды.
Рассмотрим типовую амплитудную передаточную характеристику (АПХ) инвертирующего ЛЭ (рис. 2.1). В
статическом состоянии выходной сигнал ЛЭ может находиться либо на верхнем (UB), либо на нижнем (UH) уровне
напряжения.
Асимптотический верхний (т. В) и асимптотический нижний (т. А) уровни логических сигналов находятся как точки
пересечения АПХ (кривая 1) с ее зеркальным отображением (кривая 2) относительно прямой единичного усиления UВЫХ =
В
Н
UВХ. Разность U ВЫХ  U ВХ является логическим перепадом UЛ выходных уровней ЛЭ. На практике из-за влияния помех и
разбросов амплитудных передаточных характеристик для каждого типа ЛЭ устанавливается минимальный логический
В
перепад:
U Л min  U ВЫХ
Н
ПОР
 U ВЫХ
В
ПОР
, где
U ВЫХ
Н
ПОР
и U ВЫХ
ПОР
- соответственно верхний и нижний уровни
выходного порогового напряжения. Выходные пороговые напряжения находят с помощью пороговых точек b и а на
характеристике, в которых дифференциальный коэффициент усиления по напряжению KU=-1.
Н
Зоны статической помехоустойчивости ЛЭ по нижнему (
U ПОМ
В
)' и верхнему (
U ПОМ
)' уровням напряжения в
комбинационных логических цепях определяются выражениями:
Н
Н
(U ПОМ )   U КВ  U ВЫХ
(U ПОМ )   U ВЫХ
В
В
ПОР
ПОР
,
 U КВ ,
Н
где (
U ПОМ
В
)', (
U ПОМ
)' характеризуют максимально допустимые уровни
Н
статической помехи на входе ЛЭ в комбинационных логических цепях;
U ВЫХ
ПОР
— выходное пороговое напряжение
В
нижнего уровня;
U ВЫХ
ПОР
- выходное пороговое напряжение верхнего уровня. Однако из-за наличия схем с
положительной обратной связью в технической документации на все ИС зоны статической помехоустойчивости по входу
ограничиваются входными пороговыми напряжениями:
U
Н
ВХ ПОР
— по нижнему уровню и
U
В
ВХ ПОР
- по верхнему. Эти
пороговые напряжения называются соответственно пороговым напряжением зоны переключения (порог зоны
переключения) нижнего уровня и пороговым напряжением зоны переключения верхнего уровня. В зоне переключения,
заключенной между пороговыми напряжениями, работа ЛЭ в статическом режиме запрещается.
Рис. 2.2. Разброс амплитудных передаточных характеристик логических элементов
Таким образом, статическая помехоустойчивость ЛЭ по нижнему уровню входного сигнала определяется
Н
выражением
В
В
U ПОМ  U ВХ
Н
U ПОМ  U ВХ
Н
 U ВЫХ
ПОР
ПОР
а по верхнему уровню входного сигнала — выражением
В
ПОР
 U ВЫХ
ПОР
.
Максимальная помехоустойчивость ЛЭ по нижнему и верхнему уровням достигается при идеальной амплитудной
Н
U ВХ
передаточной характеристике, для которой
В
ПОР
 U ВХ
ПОР
 U КВ
.
Реализация характеристик, близких к идеальным, связана с известными трудностями вследствие технологического
разброса параметров микросхем при изготовлении, изменения пороговых напряжений в зависимости от изменения
напряжения питания и температуры окружающей среды в процессе эксплуатации. Поэтому реально зоны статической
помехоустойчивости для каждого типа ЛЭ устанавливают на основании статистического анализа амплитудных
передаточных характеристик. На рис. 2.2 заштрихованная область соответствует возможным разбросам амплитудных
передаточных характеристик ЛЭ одного типа.
При сопоставлении амплитудных передаточных характеристик ЛЭ разных типов часто используют не абсолютные
значения статической помехоустойчивости, а их отношение к минимальному логическому перепаду:
Н
Н
В
В
К ПОМ  U ПОМ / U Л , К ПОМ  U ПОМ / U Л .
Чем ближе амплитудная передаточная характеристика к идеальной, тем ближе значения этих коэффициентов к
0,5.
Входная характеристика IВХ = f (UBX)— зависимость входного тока ЛЭ от входного напряжения определяет
нагрузочную способность ЛЭ и режим работы линий связи. На рис. 2.3, 2.4 приведены типовые входные характеристики
логических элементов ИС ЭСЛ и ТТЛ. На входной характеристике ЛЭ ЭСЛ можно выделить следующие зоны,
соответствующие возможным режимам работы входной цепи ЛЭ: I, V — зоны, определяющие рабочие режимы ЛЭ, т. е.
входные токи при входных напряжениях низкого и высокого уровней, при . которых входные цепи имеют большое входное
сопротивление (точки А и В соответствуют нижнему и верхнему уровням напряжений ЛЭ серии К500); II и IV — зоны
статической помехоустойчивости; III —зона переключения ЛЭ (опорное напряжение UОП , определяемое как среднее
напряжение между высоким и низким уровнями, для ЛЭ ЭСЛ серии К500 составляет примерно — 1.3 В; зона
ограничивается пороговыми напряжениями
U
В
ВХ ПОР
и
U
Н
ВХ ПОР
); VI — зона нерабочих режимов (UВХ НАС — напряжение
насыщения входного транзистора — при увеличении входного напряжения входной ток резко увеличивается).
Рис. 2.3. Типовая входная характеристика ЛЭ ЭСЛ
На входной характеристике ЛЭ ТТЛ (см. рис. 2.4) можно выделить следующие зоны: I, IX — зоны недопустимых
входных напряжений; II.VIII— зоны предельно допустимых входных напряжений, оговоренных в технических условиях; III,
VII — зоны, определяющие рабочий режим ЛЭ; наиболее характерный режим при напряжении низкого уровня («0») —
точка А, при напряжении верхнего уровня — точка В; IV, VI — зоны допустимых статических помех; V — зона переключения.
Выходная характеристика UВЫХ = f (IВЫХ) — зависимость выходного напряжения ЛЭ от выходного тока нагрузки. Эта
характеристика в совокупности с входной позволяет определить нагрузочную способность ЛЭ, режим его работы и способ
согласования переходных процессов в линиях связи.
Так как в каждом из двух состояний ЛЭ в активном режиме находятся различные компоненты схемы, то различают
Н
В
выходные характеристики по нижнему U ВЫХ и по верхнему U ВЫХ уровням выходного напряжения. Точка В на графике
выходной характеристики ИС ЭСЛ (рис. 2.5) расположена в рабочей зоне верхнего логического уровня, точка А — в зоне
нижнего уровня. Для определения рабочих точек А и В на выходную характеристику накладывают нагрузочные
характеристики (RH). Рабочие зоны выходных характеристик по верхнему и по нижнему уровням напряжения ЛЭ ТТЛ (рис.
2.6), как и ЛЭ ЭСЛ, ограничены выходными пороговыми напряжениями и допустимыми уровнями напряжений.
Статическому состоянию выходного верхнего уровня при малой нагрузке соответствует точка В. Точка А, находящаяся на
пересечении выходной характеристики нижнего уровня управляющего ЛЭ с входной характеристикой управляемого ЛЭ,
определяет статическое состояние нижнего уровня.
Входные и выходные характеристики ЛЭ ТТЛ могут использоваться для оценки уровня помех, возникающих в
линиях связи при переключении ЛЭ. В частности, для оценки отражений в длинных линиях связи используют также
нагрузочную характеристику линии связи.
Рис. 2.4. Типовая входная характеристика ЛЭ ТТЛ
Рис. 2.5. Типовая выходная характеристика ЛЭ ЭСЛ
Рис. 2.6. Типовая выходная характеристика ЛЭ ТТЛ
Характеристика импульсной (динамической) помехоустойчивости UПОМ = f (tПОМ) — зависимость допустимой
амплитуды импульсной помехи от ее длительности — необходима для оценки допустимого уровня импульсных помех
малой длительности.
Эта характеристика зависит от амплитуды, длительности, формы сигнала помехи и скорости переключения ЛЭ.
Обычно импульсная помехоустойчивость выше статической. Отсутствие в настоящее время достаточно надежных
критериев ее оценки при массовом производстве микросхем со значительными технологическими разбросами
импульсных параметров и их зависимостью от условий работы не позволяет приводить в технических условиях на ИС
допустимую импульсную помехоустойчивость. Наиболее широкое распространение получил метод ее оценки с помощью
характеристики, приведенной на рис. 2.7. Зависимость UПОМ ИМП = f (tПОМ ИМП) разделяет области допустимых (I) и
недопустимых (II) импульсных помех. При больших длительностях импульсов помехи tПОМ ИМП > t2 динамическая
помехоустойчивость приближается к статической. При очень малых длительностях помехи (tПОМ ИМП < t1) ЛЭ нечувствителен
к ее амплитуде.
Рис. 2.7. Типовая характеристика импульсной помехоустойчивости ЛЭ
4.Входная и выходная характеристики ЛЭ. Их назначение.
Входная характеристика логического элемента
— это зависимость входного тока от изменения входного
напряжения. Токи, втекающие в схему элемента, считаются положительными, а вытекающие — отрицательными (рис. 1.28,
а). Из этой характеристики определяют входные токи
для напряжения
шх и то
для напряжения
Выходная характеристика логического элемента
определяет зависимость выходного напряжения от тока
нагрузки для состояний высокого и низкого уровней (рис. 1.28, б). Из этой характеристики определяют допустимые
значения токов: +/0£ — при низком уровне выходного напряжения иоь тах и -10н — при высоком уровне напряжения
иОНтт (рис. 1.28, б).
9.ТТЛ элемент с простым инвертором. Включенное и выключенное состояние. Характеристика
передачи и логические уровни. Помехоустойчивость.
ТТЛ — транзисторно-транзисторная логика
Логический элемент И - НЕ транзисторно-транзисторной логики (ТТЛ). Простейший элемент И - НЕ
показан на рис. 21.5, а. Он состоит из двух частей: элемента И на многоэмиттерном транзисторе
Т1 и элемента НЕ на транзисторе Т2. Связь непосредственная: коллектор Т1 соединен с базой
транзистора Т2. Смещение в цепи базы транзистора Т2 выполняет коллекторный переход Т1. Три
эмиттерных перехода Т1 подключенных к входу элемента (рис. 21.5,б), выполняют функции входных
диодов в схеме И на диодах. По сравнению с ДТЛ-элементами элементы ТТЛ обладают более высоким
быстродействием. Элемент выполнен по технологии интегральных микросхем, поэтому он не
содержит реактивных элементов. Он работает от сигналов в виде напряжений положительной
полярности.
Если на все входы
подать напряжение U1,
то все эмиттерные
переходы сместятся в
обратном направлении.
Потенциал коллектора
транзистора Т2
окажется близким
нулю, переход база коллектор смещен в
прямом направлении за
счет источника +EK.
Транзистор T1 будет в
инверсном режиме,
транзистор Т2 - в
режиме насыщения. Коллекторный ток транзистора T1 втекает в базу транзистора Т2, оставляя
последний в режиме насыщения. Таким образом, на выходе будет напряжение низкого уровня U0, т. е.
логический 0.
Если на один из входов подано напряжение U0, то потенциал базы транзистора T1 станет выше
потенциалов эмиттера и коллектора, поэтому T1 окажется в режиме насыщения и ток базы замкнется
через эмиттерные переходы T1 и не поступит в его коллектор, а следовательно, и в базу T2. Поэтому
транзистор T2 будет закрыт, а на его выходе - напряжение высокого уровня (логическая 1). Таким
образом, элемент выполняет операцию И - НЕ, так как сигнал логического нуля на выходе может быть
только тогда, когда на все входы будет подан сигнал логической единицы
10.ЛЭ ТТЛ со сложным инвертором. Включенное и выключенное состояние. Характеристика
передачи и логические уровни. Помехоустойчивость.
ЛЭ ТТЛ схема и принцип работы со сложным инвертором
Схема ТТЛ со сложным осуществляет логическую операцию И-НЕ. При наличии на входах
напряжения лог. «0» многоэмиттерный транзистор VT1 находится в режиме насыщения, а транзистор
VT2 закрыт. Следовательно, закрыт и транзистор VT4, поскольку ток через резистор R4 не протекает и
напряжение на базе VT4 Uбэ4="0". Транзистор VT3 открыт, так как его база подключена к источнику
питания E через резистор R2. Сопротивление резистора R3 невелико, поэтому VT3 работает как
эмиттерный повторитель. Через транзистор VT3 и открытый диод VD протекает ток нагрузки
логического элемента и выходное напряжение, соответствующее уровню лог. «1», равно напряжению
питания за минусом падения напряжения UБЭ.нас, падения напряжения на открытом диоде Uд=UБЭ.нас и
небольшого падения напряжения на сопротивлении R2 от тока базы VT2: U¹=E–2UКЭ.нас – R2IБ2 =Un–
2UБЭ.нас.
При увеличении напряжения на всех входах потенциал базы VT2 возрастает и
при UВХ=U0пор транзистор VT2 открывается, начинает протекать коллекторный ток IK2 через резисторы
R2 и R4. В результате базовый ток VT3 уменьшается, падение напряжения на нём увеличивается и
выходное напряжение снижается. Пока на резисторе R4 падение напряжения UR4<UБЭ.нас транзистор
VT4 закрыт. Когда UВХ=U¹пор=2UБЭ.нас–UКЭ.нас открывается транзистор VT4. Дальнейшее увеличение
входного напряжения приводит к насыщению VT2 и VT4 и переходу VT1 в инверсный режим. При
этом потенциал точки «а» равен Ua=UБЭ.нас+UКЭ.нас, а точки «б» — Uб=UКЭ.нас, следовательно, Uаб=Uа–
Uб=UБЭ.нас. Для отпирания транзистора VT3 и диода VD1 требуется Uаб≥2UБЭ.нас. Так как это условие не
выполняется, то VT3 и VD1 оказываются закрытыми и напряжение на входе схемы равно UКЭ.нас=U0
11.ЛЭ ТТЛ. Нагрузочная способность элементов с простым и сложным инвертором
Простейшая схема элемента ТТЛ имеет ряд недостатков. При последовательном
включении таких элементов, когда к выходу элемента подключаются эмиттеры других
таких же элементов, ток, потребляемый от ЛЭ, увеличивается, уменьшается напряжение
высокого уровня (лог. «1»). Поэтому элемент обладает низкой нагрузочной способностью.
Это обусловлено наличием больших эмиттерных токов многоэмиттерного транзистора в
инверсном режиме, которые потребляются от ЛЭ транзисторами-нагрузками.
Кроме того, эта схема имеет малую помехоустойчивость по отношению к уровню
положительной помехи: U+ПОМ=UБЭ.нас–U0=UБЭ.нас–2UКЭ.нас.
Помехоустойчивость элемента ТТЛ со сложным инвертором:
U+пом = U1пор – U0 = 2UБЭ.нас – 2UКЭ.нас
U–пом = U1 – U1пор = E – 4UБЭ.нас + UКЭ.нас
Быстродействие элементов ТТЛ, определяемое временем задержки распространения
сигнала при включении t1,0зад.р и выключенииt0,1зад.р, зависит от длительности процессов
накопления и рассасывания неосновных носителей в базах транзисторов, перезарядки
емкостей коллекторных СК и эмиттерных СЭ ёмкостей переходов. Поскольку при работе
элемента ТТЛ открытые транзисторы находятся в состоянии насыщения, то существенный
вклад в увеличение инерционности ТТЛ вносит время рассасывания неосновных носителей
при запирании транзисторов.
Элементы ТТЛ со сложным инвертором имеют большой логический перепад, малую
потребляемую мощность, высокое быстродействие и помехоустойчивость. Типичные
значения параметров ТТЛ
следующие: Uпит=5 В; U1≥2,8 В; U0≤0,5 В; tзд.ср=10…20 нс; Pпот.ср=10…20 мВт; Kраз=10.
При практическом применении ЛЭ ТТЛ неиспользованные входы можно оставлять
свободными. Однако при этом снижается помехоустойчивость из-за воздействия наводок
на свободные выводы. Поэтому их обычно или объединяют между собой, если это не ведёт
к превышению для предшествующего ЛЭ, или подключают к источнику питания +5 В
через резистор R=1 кОм, ограничивающий входной ток. К каждому резистору можно
подключать до 20 входов.
.
12.ЛЭ ТТЛШ. Основное отличие от ТТЛ (зачем их изобрели).
ЛЭ ТТЛш схема и принцип работы логические уровни
МС этого вида среди других изделий ТТЛ имеют максимальное быстродействие при умеренном
потреблении мощности.
В p-n – переходе обычного диода, смещенном в прямом направлении, перенос тока обусловлен
инжекцией неосновных носителей из одной области ПП в другую, вследствие чего после
переключения приложенного напряжения с прямого на обратное, ток протекает некоторое время, пока
избыточная концентрация неосновных носителей не снизится до 0 (время рассасывания).
В диодах Шотки накопления неосновных носителей не происходит. Основные носители – электроны,
под действием высокого напряжения, переходят в металл.
0,4 В _
Неосновные носители заряда при этом не накапливаются. Благодаря этому их время
+
+
выключения очень мало (до 100 пс = 0,1 нс). Для p-n перехода это время = 1 – 100 нс.
Другое достоинство диодов Шотки в том, что они отпираются при 0,2 – 0,4 В (против 0,4
0,4 В
+
– 0,7 для p-n перехода).
_
0,8 В _
Диоды подключают параллельно коллекторному переходу, придавая транзистору новые
свойства. Такие транзисторы называются транзисторами Шотки.
Когда транзистор заперт или находится в насыщенном режиме, потенциал коллектора выше
Схема базового элемента ТТЛШ
0,9к
Схема маломощного базового элемента ТТЛШ
50
75к
8к
200
x1
x1
Выход
x2
x4
4к
0,25к
1,5к
0,5к
3к
3,5к
потенциала базы, диод смещен в обратном направлении и не влияет на работу транзистора. Если в
процессе отпирания транзистора потенциал коллектора становится ниже потенциала базы, диод
открывается Uд<4 В.
При этом коллекторный переход практически заперт, а, следовательно, не возникает режима
насыщения и накопления избыточных зарядов. Благодаря этому, при запирании транзистора,
исключается задержка, связанная с рассасыванием избыточного заряда.
С целью увеличения быстродействия элементов ТТЛ, в элементах ТТЛШ используются транзисторы
Шотки, представляющие собой сочетание обычного транзистора и диода Шотки, включённого между
базой и коллектором транзистора. Поскольку падение напряжения на диоде Шотки в открытом
состоянии меньше, чем на обычном p-n-переходе, то большая часть входного тока протекает через
диод и только его малая доля втекает в базу. Поэтому транзистор не входит в режим глубокого
насыщения.
Следовательно, накопление носителей в базе из-за их инжекции через коллекторный переход
практически не происходит. В связи с этим имеет место увеличение быстродействия транзисторного
ключа с барьером Шотки в результате уменьшения времени нарастания тока коллектора при
включении и времени рассасывания при выключении.
Среднее время задержки распространения сигнала элементов ТТЛ с диодами Шотки (ТТЛШ)
примерно в два раза меньше по сравнению с аналогичными элементами ТТЛ. Недостатком ТТЛШ
является меньшая по сравнению с аналогичными элементами ТТЛ помехоустойчивость U+пом из-за
большего значения U0 и меньшего Uпор.
14.Буферные ЛЭ, ЛЭ с 3 состояниями. Назначение и принцип работы.
В общем случае выходы обычных ЛЭ соединять между собой нельзя. Допускается соединение выходов,
если между собой соединяются и входы, т.е. значения сигналов на входах и выходах ЛЭ всегда совпадают. Это
делают для увеличения нагрузочной способности элементов.
Современные цифровые системы строятся по, так называемому, магистральному принципу,
когда для взаимного обмена данными различные устройства подключены к единой для всей системы
магистральной шине данных.
Для предотвращения конфликта сигналов устройства, подключение своими выходами к магистрали,
должны иметь возможность отключения от нее. Такую возможность предоставляют специальные ЛЭ с тремя
состояниями выхода: два состояния – "0" и "1" как у обычных ЛЭ, а третье состояние – "отключено", когда
элемент приобретает высокий выходной импеданс.
"1"
a
b
&
В ы хо д
О ткл .
Z
"0"
а)
б)
Рис.2.2. Элементы с тремя состояниями.
Условное обозначение ЛЭ с тремя состояниями показано на рис.2.2,а , а его электромеханический аналог
со стороны выхода на рис.2.2,б.
Таблица 2.2 иллюстрирует его работу.
Входы
Z
a
Выход
b
Входы
Z
Выход
a
b
1
X
X
Откл.
0
X
0
1
0
0
X
1
0
1
1
0
Из таблицы видно, что при Z=0 ЛЭ не отличается от обычного 2И-НЕ элемента, но при Z=1 выход ЛЭ
переходит в состояние "отключен".
Примеры ЛЭ с тремя состояниями, имеющих высокую нагрузочную способность и называемых
шинными формирователями (bus drivers), - микросхемы КР580ВА86, КР580ВА87.
Способ обмена с помощью магистралей помимо небольших затрат оборудования очень удобен
для расширения системы, когда в процессе эксплуатации требуется подключение дополнительных
устройств.
17.ЛЭ ЭСЛ. Согласование по входу и выходу. Схема базового ЛЭ ЭСЛ и работа. Характеристика
передачи
Эмиттерно-связанная логика (ЭСЛ) – один из вариантов логических схем, работающих в
ненасыщенном режиме. ЭСЛ-схемы имеют низкий выходной импеданс, небольшой разброс уровней
логического напряжения и хорошую помехоустойчивость для обоих уровней логического напряжения.
Первым разработчиком ИМС по технологии ЭСЛ была фирма Motorola, которая выпустила серию
ИМС МС 10000 (отечественные аналоги – 100 и 500 серии).
Интегральные элементы эмиттерно-связанной логики или переключатели тока транзисторной логики
(ПТТЛ) относятся к потенциальным элементам: «1» и «0» в потенциальной системе представляются в
виде потенциалов, т. е. напряжений того или иного знака. В настоящее время промышленностью
выпускается несколько серий элементов ЭСЛ (например, К137, К187, К229, 100, К500, 500 и др.),
обладающих функциональной и технической полнотой, т. е. обеспечивающих выполнение любых
арифметических и логических операций, а также хранение, вспомогательные и специальные функции.
Назначение элементов и принцип работы базовой схемы эмиттерно-связанной логики (ЭСЛ)
Логика работы
На рис. 3.1(а) показано условное графическое обозначение базового элемента ЭСЛ на функциональных
схемах, где х1, х2, …, хn – входы; у1 – инверсный выход; у2 – прямой выход. Минимальное число
входов равно двум. Элемент реализует для “положительной логики” одновременно функции ИЛИ–НЕ
(стрелка Пирса) по выходу у1 и функцию ИЛИ (дизъюнкция) по выходу у2. Логика работы элемента на
три входа представлена таблицей состояний (табл. 3.1).
Таблица 3.1
Таблица состояний элемента ЭСЛ для «положительной» логики
х1
х1
х1
у1
у1
0
0
0
1
0
1
0
0
0
1
0
1
0
0
1
0
0
1
0
1
1
1
0
0
1
1
0
1
0
1
0
1
1
0
1
1
1
1
0
1
Рис. 3.1. Условное графическое обозначение элемента ЭСЛ
Рис. 3.2. Временная диаграмма работы элемента ЭСЛ
Логическое уравнение работы элемента, составленное по табл. 3.1, записывается в виде
(3.1)
В (3.1) знак плюс соответствует дизъюнкции, т. е. логическому сложению.
На рис. 3.2(а) приведена временная диаграмма, поясняющая логику работы элемента ЭСЛ на три
входа.
На рис. 3.3 приведена принципиальная электрическая схема элемента ЭСЛ с напряжением
питания
. В зависимости от способа кодирования входной информации («1» и «0») эта схема
может реализовать либо функции ИЛИ–НЕ, ИЛИ для положительной логики, либо функции И–НЕ, И
для отрицательной логики.
Рис. 3.3. Схема электрическая принципиальная элемента ЭСЛ
Рассмотрим принцип работы элемента ЭСЛ с положительной логикой (при анализе динамического
режима работы следует учитывать наличие эквивалентных емкостей на выходах токового
переключателя и эмиттерных повторителей).
Выбираем средние значения напряжений, соответствующие состояниям «0» и «1», т. е.
,
. Напряжение Uоп – среднее значение между уровнями «0» и «1», т.е.
; следовательно,
. Далее принимаем
,
.
Случай 1. На входах х1–х3 уровень напряжения U0вх, транзисторы Т1–Т3 закрываются, транзистор Т4
открывается и ток проходит через правую ветвь. При этом на коллекторах транзисторов Т1–Т3 будет
уровень напряжения Ulвых, а на коллекторе транзистора Т4 – уровень напряжения U0вых. В этом случае
эмиттеры транзисторов Т1–Т4 находятся под напряжением Uэ = Uоп – UбэТ4 = – 1,95 В (принимаем
UбэТ = 0,7 В). Разность напряжений между базой и эмиттером транзисторов Т1–Т3 равна Uбэ = U0вх –
Uэ = 0,325 В, что недостаточно для открывания транзисторов Т1–Т3.
Ток IR3 определяется напряжением Uэ, сопротивлением резистора R3 и проходит через открытый
транзистор T4. На резисторе R2 создается падение напряжения UR2 = –R2(IкТ4+IбТ7) = – 0,925 В; при
этом R2IКТ4 = –0,8 В; R2IБТ7 = – 0,125 В.
Уровень напряжения на выходе у2 с учетом падения напряжения на переходе UбэТ4 = 0,7 В равен U0у2 =
UR2 – UбэТ7 = – 1,625 В. Уровень напряжения на выходе у1 с учетом падения напряжения на переходе
UбэТ6 = 0,7 В равен U1у1 = UR1 – UбэТ6 = – 0,825 В; UR1 = IбТ6R1 = – 0,125 В.
Таким образом, уровни напряжений на выходах у1 и у2 определены.
18.ЛЭ И2Л, принцип работы, логические функции, реализуемые ЛЭ И2Л, области применения.
Характеристика передачи и логические уровни.
В основе И2Л схем лежат два принципа:1) совмещение электрически связанных однородных областей полупроводника в
кристалле ИС, что приводит к увеличению степени интеграции; 2)
отказ от традиционного способа питания цепи базы и коллектора
ключевых транзисторов через резисторы. На рисунке показана
инжекционная структура с дополнительным р — n-переходом. Если база (область р2) переключающего вертикального транзистора n2 — р2 — n1 -типа расположена вблизи прямосмещенного
перехода р1—n1, то часть инжектированных данным переходом дырок попадает в область базы р2. В
результате нарушения электронейтральности базы этого транзистора через переход база — эмиттер
начинает протекать ток, смещающий этот переход в прямом направлении. Область р1, введенную для
инжекции избыточных носителей, называют инжектором Е. Питание инжектора осуществляется от
внешнего генератора тока или от источника напряжения через резистор (один внешний резистор).
Данную инжекционную структуру можно представить в виде схемы, содержащей два транзистора:
токозадающий горизонтальный р1—n1—р2-типа (включен по схеме с общей базой) и переключающий
верти-кальный n2 — p2—n1-типа. Упрощенная эквивалентная схема состоит из транзистора n — p —
n-типа и генератора тока I в цепи его базы.
Обычно транзистор n — p — n-типа выполняется с несколькими коллекторами (область n3).Когда
транзисторы VT1 и VT2 закрыты, транзистор VT3 открыт током инжектора I (сплошная линия
прохождения тока) и напряжение в узле 2 ЛЭ И2Л
что соответствует уровню
логической 1 в ПЛ. Если транзистор VT2 откроется, то ток инжектора
VT3 переключится в цепь коллектора VT2
(пунктирная линия) и транзистор VT3 закроется. В
узле 2 будет напряжение насыщения коллектора VT2:
Площадь, приходящаяся на один ЛЭ в схемах в И2Л, приблизительно в
10 раз меньше, чем в схемах ТТЛ. Применение диодов Шотки в схемах
И2Л позволяет без увеличения потребляемой мощности получить еще
более высокое быстродействие.
Реализация логических функций на лэ И2Л
Основой принцип инжекционной схемотехники: объединение выходов инжекционных ин векторов
реализует логическую функцию монтажное И.
Достоинства: Минимальная площадь (для эпитаксиальнопланарной технологии). Минимальная мощность (для
биполярных схем) (уменьшение рабочего тока)
Минимальная pt (среди всех схем)
Недостатки: Большая задержка (5-100 нс.) Необходимость
подтягивать параметры (n+) Возрастает площадь
- чем больше сложность, тем ниже надежность.
ИЛИ-НЕ
20. Передача логических сигналов от одного ЛЭ к другому. Виды помех и борьба с ними.
КМОП (К-МОП; комплементарная логика на транзисторах металл-оксид-полупроводник; англ. CMOS,
Complementary-symmetry/metal-oxide semiconductor).
Большое распространение получили в последнее время ИМС на основе полевых транзисторов
структуры МОП. Принципиальные особенности их позволяют создавать элементы и новые узлы
цифровых устройств с малым потреблением P при высокой помехоустойчивости и нагрузочной
способности. Сравнительно с биполярными они имеют меньшие размеры, что позволяет разместить на
единице площади кристалла большее число элементов при более простой технологии. Действие их
основано на управлении рабочим током при помощи электрического поля, создаваемого входным
напряжением, поэтому для полевых транзисторов характерно высокое входное
сопротивление.Анализируя передаточную характеристику, можно сделать выводы:
1.Логические уровни у схемы равны соответственно: нижний – нулю, верхний - Uи.п. Полезный
сигнал на выходе равен напряжению питания (никакая другая схемотехника не обеспечивает этих
возможностей). 2.Работоспособность схемы не зависит от напряжения питания, начиная со значений
Uи.п> 2Uотп, т.е. схема может работать при весьма больших разбросах по питанию, если начальный
его уровень выбран с соответствующим запасом.
Элементы КМДП цифровых микросхем используют пары МДП-транзисторов (со структурой металл диэлектрик-полупроводник)
Реализация И-НЕ ИЛИ-НЕ на КМОП элементах
Большое распространение получили в последнее время
ИМС на основе полевых транзисторов структуры МОП.
Принципиальные особенности их позволяют создавать
a
Q
элементы и новые узлы цифровых устройств с малым
E
потреблением P при высокой помехоустойчивости и
нагрузочной способности. Сравнительно с биполярными они имеют
меньшие размеры, что позволяет разместить на единице площади
кристалла большее число элементов при более простой технологии.
Действие их основано на управлении рабочим током при помощи электрического поля, создаваемого
входным напряжением, поэтому для полевых транзисторов характерно высокое входное
сопротивление. Чтобы открыть оба нижних транзистора надо, чтобы на входе A и входе B была
логическая единица, при этом оба верхних транзистора закроются и на выходе Q будет логический
ноль. Если хотя бы на одном или на обоих входах будет логический ноль, то хотя бы один из нижних
транзисторов закроется, один из верхних откроется, при этом на выходе будет логическая единица.
Схема КМОП ЛЭ И–НЕ и его таблица истинности: Схема
КМОП ЛЭ ИЛИ–НЕ и его таблица истинности:
Если на входах A или B (или на обоих) логическая единица, то откроется один или оба из нижних
транзисторов, при этом закроется один или оба верхних транзистора, тогда на выходе логический ноль.
Если на обоих входах логический ноль, то закроются оба нижних и откроются оба верхних
транзистора, при этом на выходе логическая единица.
26.Двоичные сумматоры (полусумматоры и полные сумматоры). Синтез и реализация.
Сумматоры.
Простейшим суммирующим элементом является полусумматор. Он имеет два входа А и В и два
выхода: S (cумма ) и P (перенос) (рисунок а).
HS
SM
A
S
A
S1
B
P
B
P1
P0
а)
б)
Рисунок. Суммирующие элементы
Обозначением полусумматора служат буквы НS (Нalf Sum). Его работа описывается уравнениями
Процедуру сложения двух n – разрядных двоичных чисел можно представить следующим образом.
S  A  B,
P  AB
Сложение цифр А0 и В0 младшего разряда дает бит суммы S0 и бит переноса P1. В следующем
разряде производится сложение цифр А1, В1, и Р1, которое формирует бит суммы S1 и перенос Р2.
Полный одноразрядный сумматор имеет три входа (рисунок б): два для слагаемых А и В и один для
сигнала переноса с предыдущего разряда.
На рисунке 2 показана схема, поясняющая принцип действия n- разрядного сумматора с
последовательным переносом. Число сумматоров здесь равно числу разрядов. Выход переноса Р
каждого сумматора соединен со входом переноса следующего, более старшего разряда. На входе
переноса сумматора младших разрядов установлен “0”, так как сигнал переноса сюда не поступает.
S0
b0 a0
b1 a1
a
"0 "
S1
SM
S n-1 S n
b n -1 a n -1
a
SM
a
SM
b
S
b
S
b
S
P0
P
P0
P
P0
P
Рис. 2 Сумматор с последовательным переносом.
Слагаемые А i и Bi складываются во всех разрядах одновременно, а перенос Р поступает с
окончанием операции сложения в предыдущем разряде.
Быстродействие многоразрядных сумматоров подобного вида ограничено задержкой переноса, так
как формирование сигнала переноса на выходе старшего разряда не может произойти до тех пор, пока
сигнал переноса младшего разряда не распространится последовательно по всей схеме.
Время переноса можно уменьшить, вводя параллельный перенос, для чего применяют специальные
узлы – блоки ускоренного переноса. Они имеют достаточно сложную схему даже для n = 4 и с
увеличением числа разрядов сложность настолько возрастает, что изготовление их становится
нецелесообразно.
В виде отдельных микросхем выпускаются одноразрядные, двухразрядные и четырехразрядные
сумматоры. В семействе ТТЛ это микросхемы соответственно К155ИМ1, ИМ2 и ИМ3.
как из 2х полусумматоров построить полный сумматор
Одноразрядные двоичные сумматоры строятся по самым различным схемам. Рассмотрим
функционирование одноразрядного сумматора, составленного из двух полусумматоров.
Полусумматор - это устройство, производящее сложение двух одноразрядных двоичных чисел без
учета переноса предыдущего разряда. Составим таблицу истинности полусумматора и полного
одноразрядного двоичного сумматора (таблица 1.2).
Ai, Bi – двоичные цифры i разряда, Pi-1 – перенос из (i-1) разряда, Si – сумма, получившаяся в i разряде,
Pi - перенос из i разряда в (i+1) разряд.
Первые четыре строчки таблицы 1.2 представляют собой таблицу истинности полусумматора.
Сконструируем двоичный полусумматор. Из таблицы истинности следует, что полусумматор должен
иметь два входа и два выхода. Следовательно, нам потребуются, по крайней мере, два двухвходовых
логических элемента (каждый логический элемент имеет только один выход).
Из таблиц истинности логических элементов и полусумматора видно, что для получения суммы двух
одноразрядных двоичных чисел необходимо использовать логический элемент исключающее ИЛИ, а
для получения переноса – логический элемент 2И. Схема полусумматора, построенного на указанных
логических элементах, приведена на рисунке 1.31.
Схема полного одноразрядного сумматора построенного на двух полусумматорах приведена на рисунке
1.32. Один полусумматор используется для сложения i-го разряда двоичных чисел, а второй
полусумматор складывает результат первого полусумматора с переносом из (i-1) разряда.
Показать самостоятельно, что для получения переноса в полном одноразрядном двоичном сумматоре
необходимо сигналы переносов от полусумматоров подать на входы логического элемента 2ИЛИ, на
выходе которого получится перенос из полного одноразрядного двоичного сумматора.
27.Мультиплексоры
Мультиплексор – это функциональный узел, осуществляющий подключение
( коммутацию ) одного из нескольких входов данных к выходу. С помощью мульти-плексора
выполняется временное разделение информации, поступающей по разным каналам.
Мультиплексоры обладают двумя группами входов и одним, реже двумя – взаимодополняющими
выходами. Одни входы информационные, а другие служат для управления. К ним относятся адресные
и разрешающие (стробирующие) входы. Если мультиплексор имеет n адресных входов, то число
информационных входов будет 2 n. Набор сигналов на адресных входах определяет конкретный
информационный вход, который будет соединен в выходным выводом.
Разрешающий (стробирующий ) вход управляет одновременно всеми информационными входами
независимо от состояния адресных входов. Наличие разрешающего входа расширяет возможности
мультиплексора, позволяя синхронизировать его работу с работой других узлов. Этот вход
используется также для наращивания разрядности.
Запрещающий сигнал на этом входе блокирует действие всего устройства.
Наличие разрешающего входа расширяет функциональные возможности мультиплексора, позволяя
синхронизировать его работу с работой других узлов.
Этот вход используется также для наращивания разрядности мультиплексора.
На рисунке показаны схема и условное обозначение мультиплексора К555КП7.
X0
&
X1
&
X2
&
X3
1
1
y
&
X4
y
&
X5
X6
X7
x0 M S
x1
x2
x3
x4
x5
x6
x7
&
a0
a1
a2
&
E
y
y
&
E
A2
1
1
A1
1
1
A0
1
1
Схема а) и условное обозначение б) мультиплексора К555КП7.
Структура этой микросхемы описывается следующими уравнением:
Y  E (A 0
 A2
*
*
A1 * A0
A 1 * A 0 * X0  A 2
*
X5  A 2
*
*
A1 * A0
A 1 * A 0 * X1  A 2
*
X6  A 2
*
*
A 1 * A 0 * X2  A 2 * A 1 * A 0 * X3  A 2
A1 * A0
*
X7)
*
A1 * A0
*
X4 
( 3.1 )
По функциональным возможностям мультиплексоры являются очень гибкими устройствами и
помимо прямого назначения могут выполнять и другие функции.
Из (3.1) при Е=0 следует, что это СДНФ функции У1 переменных А2, А1 и А0, если х i как
конкретное значение у i на соотвествующем наборе перемене А2, А1 и А0.
В таблице 3.1 приведены функции: У1=f1 (А, В, С) и У2=f2(А, В, С, D).
A
B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
B
C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
C
D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
Y1
0
0
0
1
0
1
1
1
Y2
0
0
0
1
1
1
1
0
0
1
1
0
0
0
1
0
На рис. 3.9,а показана реализация на мультиплексоре функции У1. В этом случае х i равно “0” и
“1” для соответствующего набора в табл. 3.1.
На рис. 3.9,б показана реализация функции У2, где х i равно 0, 1, D или не D.
"1" "0"
x0 M S
x1
x2
x3
x4
x5
x6
x7
A
B
C
a0
a1
a2
"0"
D
1
"1"
Y1
y
"0"
y
A
B
C
E
"0"
x0 M S
x1
x2
x3
x4
x5
x6
x7
Y1
y
y
a0
a1
a2
E
"0"
Рис.3.9. Схемы реализации произвольных логических функций на мультиплексорах.
У мультиплексоров, выпускаемых в виде ИС, число информационных входов не превышает
шестнадцати. Большее число входов обеспечивается путем наращивания. На рис. 3.10, а показано
условное обозначение мультиплексора К155КП1 на 16 входов. На рис. 3.10, б показана схема
мультиплексора на 32 входа, построенная на двух микросхемах К155КП1.
x0
x0
x0 M S
x1
x2
x3
x4
x5
x6
x7
x8
y
x9
x1 0
x1 1
x1 2
x1 3
x1 4
x1 5
x1 5
a0
a1
a2
a3
x1 5
y
a0
a1
a2
a3
&
E
a4
Y
&
x0
a 16
a0
a1
a2
a3
MS
a 31
MS
x1 5
E
E
&
a0
a1
a2
a3
y
E
Рис.3.10. а) Мультиплексор К155КП1 б)32-входовой мультиплексор
Демультиплексоры.
Демультиплексор – это функциональный узел, осуществляющий коммутацию информации с одного
входа на один из нескольких выходов. Демультиплексоры в виде самостоятельных ИС не
изготавливаются, т.к. их функции могут выполняться дешифратором, имеющим хотя бы один вход
разрешения, который используется как информационный вход.
Если информационные входы и выходы обоих коммутаторов представляют линии, то такие
коммутаторы называют линейными. Если же входы и выходы – шины, то получим шинные
мультиплексоры и демультиплексоры.
29.Двоичные счетчики и регистры
Счетчиком называют цифровое устройство, обеспечивающее подсчет числа электрических импульсов.
Коэффициент пересчета счетчика равен минимальному числу импульсов, поступивших на вход
счетчика, после которых состояния на выходе счетчика начинают повторяться. Счетчик называют
суммирующим, если после каждого очередного импульса цифровой код на выходе счетчика
увеличивается на единицу. В вычитающем счетчике после каждого импульса на входе счетчика
цифровой код на выходе уменьшается на единицу. Счетчики, в которых возможно переключение с
режима суммирования на режим вычитания, называются реверсивными.
Суммирующий счетчик работает по принципу суммирования сигналов, поступающих на его вход. В
начальный момент времени все триггеры устанавливаются сигналом Уст 0 в состояние “0”. После
прихода первого счетного импульса триггер Тг1 перейдет в состояние “1” и в счетчике зафиксируется
код 001.Второй импульс, пришедший на вход, переведет Тг1 снова в состояние “0”. При этом
возникает импульс переноса, который устанавливает следующий триггер Тг2 в состояние “1” и в
счетчике зафиксируется код 010. После третьего входного сигнала Тг1 вновь прейдет в состояние “1”,
а остальные триггеры останутся в прежнем состоянии. Так будет продолжаться до тех пор, пока
счетчик не просуммирует максимальное для трех разрядов число 710=1112. Восьмой импульс переведет
Тг1 в состояние “0”, возникший перенос поступит на Тг2 и также переведет его в состояние “0”. В
свою очередь, импульс переноса со второго разряда переведет в состояние “0” и Тг3. В результате
этого счетчик установится в исходное нулевое состояние (000)
Регистр — последовательное или параллельное логическое устройство, используемое для хранения nразрядных двоичных чисел и выполнения преобразований над ними.
Слева – D10 – D17 – это входы
Справа – D0 – D07 – это выходы
S – синхронизация
Е0 – туда надо ноль подавать
Регистры относятся к последовательностным схемам, то есть к схемам с памятью.
Функции регистров:
1) Хранение информации.
2) Прием информации.
3) Выдача информации.
4) Сдвиг информации.
5) Преобразование кодов.
6) Установление в ноль или в единицу нужного числа.
7) Поразрядные логические операции: дизъюнкция, конъюнкция, Сложение по модулю 2.
Общая классификация регистров:
1. Регистры с параллельным приемом и выдачей информации:
Слово равно m разрядов.
2. Регистр с параллельным приемом и последовательной выдачей информации:
Сдвиг на 1 разряд n+1 тактов на последовательную выдачу.
3. Регистр с последовательным приемом и параллельной выдачей информации:
За m тактов принимается m-разрядное слово:
4. Регистр с последовательным приемом и последовательной выдачью информации:
5. Универсальный регистр:
M1 M2 Вид приема инф. Вид выдачи инф.
0 0 Параллельный
Параллельный
0 1 Параллельный
Последовательный
1 0 Последовательный Параллельный
1 1 Последовательный Последовательный
Регистр с параллельным приемом и выдачей
информации называется регистром хранения
(Первый тип регистров).
Регистр с последовательным приемом или
выдачей информации называется регистром
сдвига (второй, третий и четвертый типы
регистров).
Разновидности регистров.
Назначение регистров –хранение и преобразование много разрядных двоичных чисел. Регистры
наряду со счетчиками и запоминающими устройствами
являются наиболее распространенными
последовательностными устройствами цифровой техники.
Регистры обладают большими функциональными возможностями. Они используются в качестве управляющих и
запоминающих устройств, генераторов и преобразователей кодов, счетчиков, делителей частоты, узлов временной задержки.
Элементами структуры регистров являются синхронные
триггеры Д-типа, либо RS(JK)-типа с динамическим или статическим управлением. Единичный триггер–простейший регистр
(RG) используют в RG цепочке триггеров. Понятие "весовой
коэффициент" к разрядам регистра неприменимо в отличие от
счетчика, поэтому на условных изображениях нумерация
входов и выходов идет подряд (Д1, Д2,Д3 и т.д., а не Д1, Д2,
Д4, Д8). RG в зависимости от функциональных свойств делятся
на накопительные и сдвигающие. По способу ввода, вывода информации – параллельные, последовательные и комбинированные. По направлению передачи (сдвига) информации – однонаправленные и реверсные. Регистры памяти – простейший вид регистров – хранят двоичную
информацию. Это набор синхронных триггеров, каждый из которых хранит один разряд двоичного
числа. Ввод (запись) и вывод (считывание) производится одновременно во всех разрядах. С приходом
очередного тактового импульса происходит обновление информации.
Считывание информации в прямом или обратном (с Q) коде.
В качестве подобных регистров может быть использованы без дополнений элементов многих
синхронных триггеров: К155ТМ8, ТМ5, ТМ7, 564ТМ3, 555ТМ8 и др. Наращивание разрядности
регистра достигается добавлением нужного числа триггеров, тактовые выходы которых присоединяют
к шине синхронизации. К1555ИР15 – регистр с тремя состояниями Д1-Д4 – информационные входы,
С – синхронизированный вход, Q1-Q4 – прямые выходы, Е1, Е2 – разрешающие: запись при
Е1=Е2=0(если на одном из Е "1" то это режим хранения информации), ЕZ1.EZ2 – перевод в 3-е
состояние, R – установка в "0" ("1"), с приходом "1" на R вес триггера устанавливается в "0", при вводе
информации на Е1, У2 и R должен быть "0". Если на EZ (любом) "1" – выходы отключаются.
35.ЛЭ – триггеры Шмитта
Триггер Шмидта - это специфический вид триггера, имеющего один вход и один выход. Такой триггер
Еще называют нессиметричным. В триггере Шмидта переход из одного устойчивого состояния в
другое осуществляется при определенных уровнях входного напряжения, называемых пороговыми
уровнями. Триггер Шмидта изображен ниже.
Рис. 6 Триггер Шмидта и графики, поясняющие принцип его работы
Если на вход триггера Шмидта подавать нарастающее напряжение (нижний график), то при некотором
уровне Uп1 в момент t1 напряжение на выходе скачком переходит из состояния 0 в состояние 1. Если
уменьшать напряжение на входе до некоторого напряжения Uп2 в момент t2 напряжение на выходе
скачком переходит из состояния 1 в состояние 0. Явление несовпадения уровней Uп1 и Uп2 называется
гистерезисом. Соответственно, передаточная характеристика триггера Шмидта обладает
гистерезисным характером. Триггер Шмидта, в отличие от других триггеров, не обладает памятью и
используется для формирования прямоугольных импульсов из напряжения произвольной формы.
ТШ- логические элементы, специально рассчитанные на работу с входными аналоговыми сигналами.
Они предназначены для преобразования входных аналоговых сигналов в выходные цифровые сигналы.
36.Триггеры и их разновидности (RS, со входом D и C, однотактные и двухтактные и др.)
Триггер— это запоминающий элемент с двумя (или более) устойчивыми состояниями, изменение
которых происходит под действием входных сигналов и предназначен для хранения одного бита
информации, то есть лог. 0 или лог. 1.
Все разновидности триггеров представляют собой элементарный автомат, включающий собственно
элемент памяти (ЭП) и комбинационную схему (КС), которая может называться схемой управления
или входной логикой (рис. 7).
разновидности триггеров (RS YK D T)
RS-триггер— триггер, который сохраняет своё предыдущее состояние при нулевых входах и меняет
своё выходное состояние при подаче на один из его входов единицы.
При подаче единицы на вход S (от англ. Set — установить) выходное состояние становится равным
логической единице. А при подаче единицы на вход R (от англ. Reset — сбросить) выходное состояние
становится равным логическому нулю. Состояние, при котором на оба входа R и S одновременно
поданы логические единицы, в простейших реализациях является запрещённым (так как вводит схему
в режим генерации), в более сложных реализациях RS-триггер переходит в третье состояние QQ=00.
Одновременное снятие двух «1» практически невозможно. При снятии одной из «1» RS-триггер
переходит в состояние, определяемое оставшейся «1». Таким образом RS-триггер имеет три состояния,
из которых два устойчивых (при снятии сигналов управления RS-триггер остаётся в установленном
состоянии) и одно неустойчивое (при снятии сигналов управления RS-триггер не остаётся в
установленном состоянии, а переходит в одно из двух устойчивых состояний).
RS-триггер используется для создания сигнала с положительным и отрицательным фронтами,
отдельно управляемыми посредством стробов, разнесённых во времени. Также RS-триггеры часто
используются для исключения так называемого явления дребезга контактов.
D-триггер (D от англ. delay — задержка либо от data - данные) — запоминает состояние входа и
выдаёт его на выход. D-триггеры имеют, как минимум, два входа: информационный D и
синхронизации С. После прихода активного фронтаимпульса синхронизации на вход С D-триггер
открывается. Сохранение информации в D-триггерах происходит после спада импульса синхронизации
С. Так как информация на выходе остаётся неизменной до прихода очередного импульса
синхронизации, D-триггер называют также триггером с запоминанием информации или триггеромзащёлкой. Рассуждая чисто теоретически, парафазный (двухфазный) D-триггер можно образовать из
любых RS- или JK-триггеров, если на их входы одновременно подавать взаимно инверсные сигналы.
D-триггер в основном используется для реализации защёлки. Так, например, для снятия 32 бит
информации с параллельной шины, берут 32 D-триггера и объединяют их входы синхронизации для
управления записью информации в защёлку, а 32 D входа подсоединяют к шине.
T-триггеры
Т-триггер (от англ. Toggle - переключатель) часто называют счётным триггером, так как он является
простейшим счётчиком до 2.
Т-триггер асинхронный
Асинхронный Т-триггер не имеет входа разрешения счёта - Т и переключается по каждому тактовому
импульсу на входе С.
T-триггер синхронный
Синхронный Т-триггер, при единице на входе Т, по каждому такту на входе С изменяет своё
логическое состояние на противоположное, и не изменяет выходное состояние при нуле на входе T. Ттриггер можно построить на JK-триггере, на двухступенчатом (Master-Slave, MS) D-триггере и на двух
одноступенчатых D-триггерах и инверторе.
Т-триггер часто применяют для понижения частоты в 2 раза, при этом на Т вход подают единицу, а
на С — сигнал с частотой, которая будет поделена на 2.
JK-триггер работает так же как RS-триггер, с одним лишь исключением: при подаче логической
единицы на оба входа J и K состояние выхода триггера изменяется на противоположное.
Вход J (от англ. Jump — прыжок) аналогичен входу S у RS-триггера. Вход K (от англ. Kill — убить)
аналогичен входу R у RS-триггера. При подаче единицы на вход J и нуля на вход K выходное
состояние триггера становится равным логической единице. А при подаче единицы на вход K и нуля
на вход J выходное состояние триггера становится равным логическому нулю. JK-триггер в отличие от
RS-триггера не имеет запрещённых состояний на основных входах, однако это никак не помогает при
нарушении правил разработки логических схем. На практике применяются только синхронные JKтриггеры, то есть состояния основных входов J и Kучитываются только в момент тактирования,
например по положительному фронту импульса на входе синхронизации.
На базе JK-триггера возможно построить D-триггер или Т-триггер. Как можно видеть в таблице
истинности JK-триггера, он переходит в инверсное состояние каждый раз при одновременной подаче
на входы J и K логической 1. Это свойство позволяет создать на базе JK-триггера Т-триггер, объединив
входы J и К
двухтактные(двухступенчатые ) триггеры, для чего они предназначены
Триггер — это запоминающий элемент с двумя (или более) устойчивыми состояниями, изменение
которых происходит под действием входных сигналов и предназначен для хранения одного бита
информации, то есть лог. 0 или лог. 1.
Все разновидности триггеров представляют собой элементарный автомат, включающий собственно
элемент памяти (ЭП) и комбинационную схему (КС), которая может называться схемой управления
или входной логикой (рис. 7).
Этот тактовый запоминатель используется в регистровых сдвигах так как при перемещении
информации из одного такта в другой, можно записать новую информацию в первый такт.
Двухтактный RS-триггер:
Двухтактный JK-триггер:
1/--страниц
Пожаловаться на содержимое документа