close

Вход

Забыли?

вход по аккаунту

расписание;doc

код для вставкиСкачать
Федеральное государственное бюджетное учреждение науки
ИНСТИТУТ ПРОБЛЕМ ИНФОРМАТИКИ
Российской академии наук
(ИПИ РАН)
Ю.А. Степченков, А.Н. Денисов, Ю.Г. Дьяченко,
Ф.И. Гринфельд, О.П. Филимоненко, Н.В. Морозов,
Д.Ю. Степченков
БИБЛИОТЕКА ЭЛЕМЕНТОВ ДЛЯ ПРОЕКТИРОВАНИЯ
САМОСИНХРОННЫХ ПОЛУЗАКАЗНЫХ БМК МИКРОСХЕМ
СЕРИЙ 5503/5507
Москва
ИПИ РАН
2014
УДК 621.3.049.771
Печатается по решению Ученого совета
Института проблем информатики РАН
Рецензент:
доктор технических наук В.Н Захаров
Авторы:
Ю.А. Степченков, А.Н. Денисов, Ю.Г. Дьяченко, Ф.И. Гринфельд, О.П.
Филимоненко, Н.В. Морозов, Д.Ю. Степченков
Библиотека элементов для проектирования самосинхронных полузаказных БМК микросхем серий 5503/5507 — М.: ИПИ РАН,
2014. — 296 с. — ISBN 978-5-91993-027-3.
Книга содержит описание библиотеки элементов, предназначенной
для проектирования самосинхронных интегральных микросхем на основе базовых матричных кристаллов серий 5503/5507 средствами
САПР «Ковчег». Самосинхронные схемы характеризуются рядом параметров, выгодно отличающих их от синхронных схем, в том числе
устойчивостью функционирования к разбросу и отклонениям параметров элементной базы из-за старения элементов, изменения температуры и напряжения источника питания.
Предназначена для разработчиков радиоэлектронной аппаратуры, а
также для преподавателей, студентов старших курсов и аспирантов,
изучающих современные методы проектирования специализированных БИС.
ISBN 978-5-91993-027-3
© Институт проблем информатики РАН
© Ю.А. Степченков, А.Н. Денисов,
Ю.Г. Дьяченко, Ф.И. Гринфельд,
О.П. Филимоненко, Н.В. Морозов,
Д.Ю. Степченков
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
3
Содержание
Введение . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
1
Состав библиотеки 5503СС/5507СС . . . . . . . . . . . . . . . . . . . . . 21
1.1 Логические элементы, выполняющие простую функцию . . . . 21
1.2 Логические элементы, выполняющие сложную функцию . . . . 22
1.3 Мультиплексоры . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
1.4 Преобразователи, компараторы, мажоритарные элементы . . 25
1.5 Индикаторные элементы . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
1.6 Триггеры – части макроэлементов . . . . . . . . . . . . . . . . . . . . . . 29
1.7 Функционально законченные триггеры . . . . . . . . . . . . . . . . . . 31
1.8 Разряд последовательного счетчика . . . . . . . . . . . . . . . . . . . . . 35
1.9 Элементы одноразрядного сумматора . . . . . . . . . . . . . . . . . . . 36
1.10 Арбитры . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
1.11 Элементы шины . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
1.12 Макроэлементы . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
2
Описание базовых элементов . . . . . . . . . . . . . . . . . . . . . . . . . . 41
A221OI Логический элемент 2И-2И-3ИЛИ-НЕ . . . . . . . . . . . . . . . . 42
A2222I Логический элемент 2И-2И-2И-2И-4ИЛИ-НЕ . . . . . . . . . 42
A222OI Логический элемент 2И-2И-2И-3ИЛИ-НЕ . . . . . . . . . . . . . 43
A2O3I Логический элемент 2И-3ИЛИ-НЕ . . . . . . . . . . . . . . . . . . . 43
A2O4I Логический элемент 2И-4ИЛИ-НЕ . . . . . . . . . . . . . . . . . . . 43
A2OAI Логический элемент 2И-2ИЛИ-2И-НЕ . . . . . . . . . . . . . . . . 44
A31OI1 Логический элемент 3И-2ИЛИ-НЕ . . . . . . . . . . . . . . . . . . . 44
A322OI Логический элемент 3И-2И-2И-3ИЛИ-НЕ . . . . . . . . . . . . . 45
A32OI Логический элемент 3И-2И-2ИЛИ-НЕ . . . . . . . . . . . . . . . . 45
A333OI Логический элемент 3И-3И-3И-3ИЛИ-НЕ . . . . . . . . . . . . . 46
A33OI Логический элемент 3И-3И-2ИЛИ-НЕ . . . . . . . . . . . . . . . . 46
A41OI Логический элемент 4И-2ИЛИ-НЕ . . . . . . . . . . . . . . . . . . . 46
A42OI Логический элемент 4И-2И-2ИЛИ-НЕ . . . . . . . . . . . . . . . . 47
A43OI Логический элемент 4И-3И-2ИЛИ-НЕ . . . . . . . . . . . . . . . . 47
A44OI Логический элемент 4И--2ИЛИ-НЕ . . . . . . . . . . . . . . . . . . 48
AD1P1 Неполный одноразрядный сумматор с парафазными
(со спейсером) входами и унарным выходом . . . . . . . . . . 48
AD1P2 Неполный одноразрядный сумматор с парафазными
(со спейсером) входами и унарным выходом
(быстродействующая модификация) . . . . . . . . . . . . . . . . 49
ИПИ РАН и НПК «Технологический центр» МИЭТ
4
Содержание
Неполный одноразрядный сумматор с парафазными
(со спейсером) входами и выходами . . . . . . . . . . . . . . . . 50
AND4M Логический элемент 4И (однокаскадный) . . . . . . . . . . . . 52
AOAI1 Логический элемент 2И-2И-2ИЛИ-2И-НЕ . . . . . . . . . . . 53
AOAI2 Логический элемент 2И-2И-3ИЛИ-2И-НЕ . . . . . . . . . . . 53
AOAI8 Логический элемент . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
AOAO1 Индикаторный элемент . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
AOAOAI Индикаторный элемент с нулевым спейсером для
четырех бифазных и одного унарного входов . . . . . . . . . . 55
AOAOI1 Логический элемент 2И-2И-2ИЛИ-2И-2ИЛИ-НЕ . . . . . . 57
AOAOI2 Логический элемент 2И-2И-2ИЛИ-2И-2И-2И-3ИЛИ-НЕ . . 58
AOAOI3 Логический элемент 2И-2И-2ИЛИ-2И-2И-2ИЛИ-НЕ . . . 59
AOAOI4 Индикаторный элемент с нулевым спейсером для
пяти бифазных и одного унарного входов . . . . . . . . . . . . . 60
AOAOI5 Элемент формирования ускоренного переноса . . . . . . . . 61
AOAOI6 Элемент формирования ускоренного переноса . . . . . . . . 62
AOAOI7 Логический элемент . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
ARB0
Асинхронный арбитр . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
BPC0
Преобразователь бифазного сигнала в парафазный
с нулевым спейсером . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
BPC1
Преобразователь бифазного сигнала в парафазный
с единичным спейсером . . . . . . . . . . . . . . . . . . . . . . . . . . 65
C0CI
Счетный триггер с нулевым спейсером,
самосинхронным сбросом и индикаторным выходом . 66
C0CP
Разряд последовательного счетчика с нулевым
спейсером, самосинхронными сбросом и установкой . . 67
C0R
Разряд последовательного счетчика с нулевым
спейсером и синхронным сбросом . . . . . . . . . . . . . . . . . . 69
C0RI
Счетный триггер с нулевым спейсером, синхронным
сбросом и индикаторным выходом . . . . . . . . . . . . . . . . . 70
C1C
Разряд последовательного счетчика с единичным
спейсером и самосинхронным сбросом . . . . . . . . . . . . . . 71
C1CP
Разряд последовательного счетчика с единичным
спейсером, самосинхронными сбросом и установкой . . . 72
CMPP Одноразрядный компаратор для парафазных
сигналов с выработкой сигнала эквивалентности . . . . . . . 73
AD1P3
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
5
CMPP0 Одноразрядный компаратор для парафазных
сигналов с нулевым спейсером, парафазным
выходом и индикацией входов . . . . . . . . . . . . . . . . . . . . . . 74
CMPP1 Одноразрядный компаратор для парафазных
сигналов c единичным спейсером, парафазным
выходом и индикацией входов . . . . . . . . . . . . . . . . . . . . . . 75
D0E10 Однотактный D-триггер с нулевым спейсером
и разрешением записи . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
D0RE10 Однотактный D-триггер с нулевым спейсером,
синхронным сбросом и разрешением записи . . . . . . . . . . 78
D0RE21 Двухтактный D-триггер с нулевым спейсером,
синхронным сбросом и разрешением записи . . . . . . . . . . 79
D0SE10 Однотактный D-триггер с нулевым спейсером,
синхронной установкой и разрешением записи . . . . . . . . 81
D1E10 Однотактный D-триггер с единичным спейсером
и разрешением записи . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
D1RE10 Однотактный D-триггер с единичным спейсером,
синхронным сбросом и разрешением записи . . . . . . . . . . .84
D1SE10 Однотактный D-триггер с единичным спейсером,
синхронной установкой и разрешением записи . . . . . . . . 85
G0B32I G-триггер с нулевым спейсером, тремя бифазными и
двумя унарными входами, двумя выходами (вариант 1) . . . . 87
G0B3I G-триггер с нулевым спейсером, тремя бифазными и
одним унарным входами . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
G0B3I2 G-триггер с нулевым спейсером, тремя бифазными и двумя
унарными входами, двумя выходами (вариант 2) . . . . . .. 89
G0B3IB G-триггер с нулевым спейсером, тремя бифазными
и одним унарным входами, двумя выходами . . . . . . . . . . 91
G0P2
G-триггер с нулевым спейсером и двумя
парафазными входами . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
G0PI
G-триггер с нулевым спейсером, одним унарным и
одним парафазным входами . . . . . . . . . . . . . . . . . . . . . . . . 93
G0PI2 G-триггер с нулевым спейсером, двумя унарными и
одним парафазным входами . . . . . . . . . . . . . . . . . . . . . . . . 94
G1B32I G-триггер с единичным спейсером, тремя бифазными
и двумя унарными входами (вариант 1) . . . . . . . . . . . . . . 95
ИПИ РАН и НПК «Технологический центр» МИЭТ
6
Содержание
G-триггер с единичным спейсером, тремя бифазными
, и одним унарным входами . . . . . . . . . . . . . . . . . . . . . . . . . . 96
G1B3I2 G-триггер с единичным спейсером, тремя бифазными
и двумя унарными входами (вариант 2) . . . . . . . . . . . . . . . 98
G1B3IB G-триггер с единичным спейсером, тремя бифазными
и одним унарным входами, двумя выходами . . . . . . . . . . 99
G1P2
G-триггер с единичным спейсером и двумя
парафазными входами . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
G1PI
G-триггер с единичным спейсером, одним унарным
и одним парафазным входами . . . . . . . . . . . . . . . . . . . . . . 102
G1PI2 G-триггер с единичным спейсером, двумя унарными
и одним парафазным входами . . . . . . . . . . . . . . . . . . . . . . 103
GI2
G-триггер с двумя унарными входами . . . . . . . . . . . . . . . 104
GI2M G-триггер с двумя унарными входами и парафазным выходом 105
GI2RS G-триггер с двумя унарными входами, парафазным
выходом, асинхронными сбросом и установкой . . . . . . . 106
GI3
G-триггер с тремя унарными входами . . . . . . . . . . . . . . . 107
GI3M G-триггер с тремя унарными входами, мостовая схема . . . 108
GI3M1 G-триггер с тремя унарными входами и парафазным выходом . . 109
GI3RS G-триггер с тремя унарными входами, асинхронными
сбросом и установкой, парафазным выходом . . . . . . . . . 110
GI4
G-триггер с четырьмя унарными входами . . . . . . . . . . . 111
GI4M
G-триггер с четырьмя унарными входами и
парафазным выходом . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
GI4RS G-триггер с четырьмя унарными входами, парафазным
выходом, асинхронными сбросом и установкой . . . . . . . 113
GIM6
Шестивходовой G-триггер . . . . . . . . . . . . . . . . . . . . . . . . 115
GIM8
Восьмивходовой G-триггер . . . . . . . . . . . . . . . . . . . . . . . 115
GIM12 Двенадцативходовой G-триггер . . . . . . . . . . . . . . . . . . . . 116
GIM16 Шестнадцативходовой G-триггер . . . . . . . . . . . . . . . . . . 117
GIMI
Двухвходовая секция многовходового G-триггера (входная) . . . 118
GIMO
Двухвходовая секция многовходового G-триггера (выходная) . . 119
IBUI
Вход внутренней шины . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
IBUO
Выход внутренней шины . . . . . . . . . . . . . . . . . . . . . . . . . 122
L0DRE1 Однотактный D-триггер с нулевым спейсером,
синхронным сбросом и разрешением записи . . . . . . . . . 123
G1B3I
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
7
L0DRE2 Двухтактный D-триггер с нулевым спейсером,
синхронным сбросом и разрешением записи . . . . . . . . . 124
L0RCE2 Двухтактный RS-триггер с нулевым спейсером,
синхронным сбросом и разрешением записи . . . . . . . . . 125
L0RRE2 Двухтактный RS-триггер с нулевым спейсером,
синхронным сбросом, разрешением записи и
дополнительным разрешением записи первой ступени . . . . . 127
L0RRE3 Двухтактный RS-триггер с нулевым спейсером,
синхронным сбросом и разрешением записи . . . . . . . . . 129
L0RRE4 Двухтактный RS-триггер с нулевым спейсером,
синхронным сбросом, разрешением записи и
дополнительным разрешением записи второй ступени . . . . . 131
L0RTE2 Двухтактный RS-триггер с нулевым спейсером,
самосинхронными параллельными сбросом и
установкой, разрешением записи (вариант 1) . . . . . . . . . 133
L0RTE3 Двухтактный RS-триггер с нулевым спейсером,
самосинхронными параллельными сбросом и
установкой, разрешением записи (вариант 2) . . . . . . . . . 135
L1DRE2 Двухтактный D-триггер с единичным спейсером,
синхронным сбросом и разрешением записи . . . . . . . . . 137
L1RCE2 Двухтактный RS-триггер с единичным спейсером,
синхронным сбросом и разрешением записи . . . . . . . . . . 138
L1RRE2 Двухтактный RS-триггер с единичным спейсером,
синхронным сбросом и разрешением записи . . . . . . . . . 140
L1RTE2 Двухтактный RS-триггер с единичным спейсером,
самосинхронными параллельными сбросом и
установкой, разрешением записи (вариант 1) . . . . . . . . 142
L1RTE3 Двухтактный RS-триггер с единичным спейсером,
самосинхронными параллельными сбросом и
установкой, разрешением записи (вариант 2) . . . . . . . . 144
M021BE Мультиплексор из 2 в 1 с нулевым спейсером,
инверсией выходов и разрешением . . . . . . . . . . . . . . . . . 146
M021EM Мультиплексор из 2 в 1 с нулевым спейсером,
мощным выходом и разрешением . . . . . . . . . . . . . . . . . . 148
M021M Мультиплексор из 2 в 1 с нулевым спейсером и
мощным выходом . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149
ИПИ РАН и НПК «Технологический центр» МИЭТ
8
Содержание
MAJBM Мажоритарный элемент для трех унарных сигналов,
с унарным выходом . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150
MAJP
Мажоритарный элемент для трех парафазных
сигналов, с парафазным выходом . . . . . . . . . . . . . . . . . . 151
NAN4
Логический элемент 4И-НЕ . . . . . . . . . . . . . . . . . . . . . . . 152
NOR4
Логический элемент 4ИЛИ-НЕ . . . . . . . . . . . . . . . . . . . . . 152
O221AI Логический элемент 2ИЛИ-2ИЛИ-3И-НЕ . . . . . . . . . . . . 153
O2222I Логический элемент 2ИЛИ-2ИЛИ-2ИЛИ-2ИЛИ-4И-НЕ . . 153
O222AI Логический элемент 2ИЛИ-2ИЛИ-2ИЛИ-3И-НЕ . . . . . . 154
O2A3I Логический элемент 2ИЛИ-3И-НЕ . . . . . . . . . . . . . . . . . . 154
O2A4I Логический элемент 2ИЛИ-4И-НЕ . . . . . . . . . . . . . . . . . . 155
O2AOI Логический элемент 2ИЛИ-2И-2ИЛИ-НЕ . . . . . . . . . . . . 155
O322AI Логический элемент 3ИЛИ-2ИЛИ-2ИЛИ-3И-НЕ . . . . . . 156
O32AI Логический элемент 3ИЛИ-2ИЛИ-2И-НЕ . . . . . . . . . . . . 156
O331AI Логический элемент 3ИЛИ-3ИЛИ-3И-НЕ . . . . . . . . . . . . 157
O333AI Логический элемент 3ИЛИ-3ИЛИ-3ИЛИ-3И-НЕ . . . . .. 157
O33AI Логический элемент 3ИЛИ-3ИЛИ-2И-НЕ . . . . . . . . . . . . 158
O3A1I Логический элемент 3ИЛИ-2И-НЕ . . . . . . . . . . . . . . . . . . 158
O41AI Логический элемент 4ИЛИ-2И-НЕ . . . . . . . . . . . . . . . . . . 159
O42AI Логический элемент 4ИЛИ-2ИЛИ-2И-НЕ . . . . . . . . . . . . 159
O43AI Логический элемент 4ИЛИ-3ИЛИ-2И-НЕ . . . . . . . . . . . . 160
O44AI Логический элемент 4ИЛИ-4ИЛИ-2И-НЕ . . . . . . . . . . . . 160
OAOA1 Индикаторный элемент . . . . . . . . . . . . . . . . . . . . . . . . . . . 161
OAOAI1 Логический элемент 2ИЛИ-2ИЛИ-2И-2ИЛИ-2И-НЕ . . 161
OAOAI2 Логический элемент
2ИЛИ-2ИЛИ-2И-2ИЛИ-2ИЛИ-2ИЛИ-3И-НЕ . . . . . . . . . 162
OAOAI3 Логический элемент
2ИЛИ-2ИЛИ-2И-2ИЛИ-2ИЛИ-2И-НЕ . . . . . . . . . . . . . . 162
OAOAI5 Логический элемент 2ИЛИ-2И-2ИЛИ-2И-НЕ . . . . . . . . 163
OAOAI6 Логический элемент 2ИЛИ-2И-2ИЛИ-2И-2ИЛИ-2И-НЕ . . . 163
OAOAI7 Логический элемент . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164
OAOAOI Индикаторный элемент . . . . . . . . . . . . . . . . . . . . . . . . . . . 165
OAOI1 Логический элемент 2ИЛИ-2ИЛИ-2И-2ИЛИ-НЕ . . . . . . 165
OAOI2 Логический элемент 2ИЛИ-2ИЛИ-3И-2ИЛИ-НЕ . . . . . . 166
OAOI8 Логический элемент 2ИЛИ-2И-2ИЛИ-2И-2ИЛИ-НЕ . . . 166
OR4M Логический элемент 4ИЛИ (однокаскадный) . . . . . . . . . . 167
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
R010
R011
R0C10
R0C11
R0C12
R0C13
R0CE10
R0CE11
R0CE12
R0CE13
R0E10
R0E11
R0P10
R0P11
R0P12
9
Однотактный RS-триггер с нулевым спейсером . . . . . . . 167
Однотактный RS-триггер с парафазным входом с
нулевым спейсером и мощным выходом . . . . . . . . . . . . . 168
Однотактный RS-триггер с нулевым спейсером
и самосинхронным сбросом . . . . . . . . . . . . . . . . . . . . . . . 169
Однотактный RS-триггер с нулевым спейсером,
самосинхронным сбросом и парафазным выходом
с нулевым спейсером . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171
Однотактный RS-триггер с нулевым спейсером,
самосинхронным сбросом и парафазным выходом
с единичным спейсером . . . . . . . . . . . . . . . . . . . . . . . . . . 173
Однотактный RS-триггер с парафазным входом
с нулевым спейсером, самосинхронным сбросом
и мощным выходом . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175
Однотактный RS-триггер с нулевым спейсером,
самосинхронным сбросом и разрешением записи . . . . . 176
Однотактный RS-триггер с нулевым спейсером,
самосинхронным сбросом, разрешением записи
и парафазным выходом с нулевым спейсером . . . . . . . . 178
Однотактный RS-триггер с нулевым спейсером,
самосинхронным сбросом, разрешением записи и
парафазным выходом с единичным спейсером . . . . . . . . 180
Однотактный RS-триггер с нулевым спейсером, самосинхронным сбросом, разрешением записи и мощным выходом . . . 182
Однотактный RS-триггер с нулевым спейсером и
разрешением записи . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183
Однотактный RS-триггер с нулевым спейсером,
разрешением записи и мощным выходом . . . . . . . . . . . . 185
Однотактный RS-триггер с нулевым спейсером
и самосинхронной установкой . . . . . . . . . . . . . . . . . . . . . 186
Однотактный RS-триггер с нулевым спейсером,
самосинхронной установкой и парафазным
выходом с нулевым спейсером . . . . . . . . . . . . . . . . . . . . . 187
Однотактный RS-триггер с нулевым спейсером,
самосинхронной установкой и парафазным
выходом с единичным спейсером . . . . . . . . . . . . . . . . . . . 189
ИПИ РАН и НПК «Технологический центр» МИЭТ
10
Содержание
Однотактный RS-триггер с парафазным входом с нулевым
спейсером, самосинхронной установкой и мощным выходом . 191
R0PE10 Однотактный RS-триггер с нулевым спейсером,
самосинхронной установкой и разрешением записи
193
R0PE11 Однотактный RS-триггер с нулевым спейсером,
самосинхронной установкой, разрешением записи
и парафазным выходом с нулевым спейсером . . . . . . . . 194
R0PE12 Однотактный RS-триггер с нулевым спейсером,
самосинхронной установкой, разрешением записи
и парафазным выходом с единичным спейсером . . . . . . 196
R0PE13 Однотактный RS-триггер с нулевым спейсером,
самосинхронной установкой, разрешением записи
и мощным выходом . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 198
R0R10 Однотактный RS-триггер с нулевым спейсером и
синхронным сбросом . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199
R0R11 Однотактный RS-триггер с парафазным входом с нулевым
спейсером, синхронным сбросом и мощным выходом . . . . . 201
R0RE10 Однотактный RS-триггер с нулевым спейсером,
синхронным сбросом и разрешением записи . . . . . . . . . . 202
R0RE11 Однотактный RS-триггер с нулевым спейсером,
синхронным сбросом, разрешением записи и
частичной индикацией . . . . . . . . . . . . . . . . . . . . . . . . . . . . 204
R0RE12 Однотактный RS-триггер с нулевым спейсером,
синхронным сбросом и разрешением записи . . . . . . . . . . 206
R0RE13 Однотактный RS-триггер с нулевым спейсером, синхронным сбросом, разрешением записи и мощным выходом . . . . . 208
R0RE20 Двухтактный RS-триггер с нулевым спейсером,
синхронным сбросом, разрешением записи и
инверсным сигналом индикации . . . . . . . . . . . . . . . . . . . . . . . . . . 210
R0RE21 Двухтактный RS-триггер с нулевым спейсером,
синхронным сбросом, разрешением записи и
частичной индикацией . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212
R0RE22 Двухтактный RS-триггер с нулевым спейсером,
синхронным сбросом, разрешением записи и
прямым выходом индикации . . . . . . . . . . . . . . . . . . . . . . . 215
R0P13
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
11
Однотактный RS-триггер с парафазным входом с
нулевым спейсером, синхронной установкой и
мощным выходом . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 217
R0SE13 Однотактный RS-триггер с нулевым спейсером,
синхронной установкой, разрешением записи
и мощным выходом . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 218
R111
Однотактный RS-триггер с парафазным входом
с единичным спейсером и мощным выходом . . . . . . . . . 220
R1C10 Однотактный RS-триггер с единичным спейсером
и самосинхронным сбросом . . . . . . . . . . . . . . . . . . . . . . . 221
R1C11 Однотактный RS-триггер с единичным спейсером,
самосинхронным сбросом и парафазным выходом
с нулевым спейсером . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 222
R1C12 Однотактный RS-триггер с единичным спейсером,
самосинхронным сбросом и парафазным выходом
с единичным спейсером . . . . . . . . . . . . . . . . . . . . . . . . . . . 224
R1C13 Однотактный RS-триггер с парафазным входом с
единичным спейсером, самосинхронным сбросом
и мощным выходом . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 226
R1CE10 Однотактный RS-триггер с единичным спейсером,
самосинхронным сбросом и разрешением записи . . . . . . 228
R1CE11 Однотактный RS-триггер с единичным спейсером,
самосинхронным сбросом, разрешением записи
и парафазным выходом с нулевым спейсером . . . . . . . . 230
R1CE12 Однотактный RS-триггер с единичным спейсером,
самосинхронным сбросом, разрешением записи
и парафазным выходом с единичным спейсером . . . . . . 232
R1CE13 Однотактный RS-триггер с единичным спейсером,
самосинхронным сбросом, разрешением записи
и мощным выходом . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 233
R1E11 Однотактный RS-триггер с единичным спейсером,
разрешением записи и мощным выходом . . . . . . . . . . . 235
R1P10 Однотактный RS-триггер с единичным спейсером
и самосинхронной установкой . .. . . . . . . . . . . . . . . . . . . . 236
R1P11 Однотактный RS-триггер с единичным спейсером,
самосинхронной установкой и парафазным
выходом с нулевым спейсером . . . . . . . . . . . . . . . . . . . . . 238
R0S11
ИПИ РАН и НПК «Технологический центр» МИЭТ
12
Содержание
Однотактный RS-триггер с единичным спейсером,
самосинхронной установкой и парафазным выходом
с единичным спейсером . . . . . . . . . . . . . . . . . . . . . . . . . . . 240
R1P13 Однотактный RS-триггер с парафазным входом с
единичным спейсером, самосинхронной установкой
и мощным выходом . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 242
R1PE10 Однотактный RS-триггер с единичным спейсером,
самосинхронной установкой и разрешением записи . . . 243
R1PE11 Однотактный RS-триггер с единичным спейсером,
самосинхронной установкой, разрешением записи
и парафазным выходом с нулевым спейсером . . . . . . . . 245
R1PE12 Однотактный RS-триггер с единичным спейсером,
самосинхронной установкой, разрешением записи
и парафазным выходом с единичным спейсером . . . . . . 247
R1PE13 Однотактный RS-триггер с единичным спейсером,
самосинхронной установкой, разрешением записи
и мощным выходом . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249
R1R11 Однотактный RS-триггер с парафазным входом
с единичным спейсером, синхронным сбросом
и мощным выходом . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 251
R1RE10 Однотактный RS-триггер с единичным спейсером,
синхронным сбросом и разрешением записи . . . . . . . . . . 252
R1RE11 Однотактный RS-триггер с единичным спейсером,
синхронным сбросом, разрешением записи и
частичной индикацией . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254
R1RE13 Однотактный RS-триггер с единичным спейсером,
синхронным сбросом, разрешением записи и
мощным выходом . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 256
R1RE20 Двухтактный RS-триггер с единичным спейсером,
синхронным сбросом и разрешением записи . . . . . . . . . 258
R1S11 Однотактный RS-триггер с парафазным входом с
единичным спейсером, синхронной установкой и
мощным выходом . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 260
R1SE13 Однотактный RS-триггер с единичным спейсером,
синхронной установкой, разрешением записи
и мощным выходом . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 261
UOAOAI Логический элемент U . . . . . . . . . . . . . . . . . . . . . . . . . . 263
R1P12
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
13
Логический элемент U0 . . . . . . . . . . . . . . . . . . . . . . . . . . . 263
Логический элемент U1 . . . . . . . . . . . . . . . . . . . . . . . . . . . 263
Логический элемент U2 . . . . . . . . . . . . . . . . . . . . . . . . . . 264
Логический элемент U3 . . . . . . . . . . . . . . . . . . . . . . . . . . 264
Логический элемент U4.. . . . . . . . . . . . . . . . . . . . . . . . . . 265
Логический элемент U5 . . . . . . . . . . . . . . . . . . . . . . . . . . 265
Логический элемент U6 . . . . . . . . . . . . . . . . . . . . . . . . . . 265
Логический элемент U7 . . . . . . . . . . . . . . . . . . . . . . . . . . 266
Логический элемент U8 . . . . . . . . . . . . . . . . . . . . . . . . . . 266
Логический элемент U9 . . . . . . . . . . . . . . . . . . . . . . . . . . 267
Преобразователь унарного сигнала в парафазный
с нулевым спейсером . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 267
UPC1
Преобразователь унарного сигнала в парафазный
с единичным спейсером. . . . . . . . . . . . . . . . . . . . . . . . . . . 268
3
Описание макроэлементов . . . . . . . . . . . . . . . . . . . . . . . . . . . . 270
D0RE20 Двухтактный D-триггер с нулевым спейсером,
синхронным сбросом и разрешением записи . . . . . . . . . . 270
D1RE20 Двухтактный D-триггер с единичным спейсером,
синхронным сбросом и разрешением записи . . . . . . . . . . 271
R0CE20 Двухтактный RS-триггер с нулевым спейсером,
самосинхронным сбросом и разрешением записи . . . . . . 273
R1CE20 Двухтактный RS-триггер с единичным спейсером,
самосинхронным сбросом и разрешением записи . . . . . . 274
S0RRE0 Разряд сдвигового регистра на базе двухтактного
RS-триггера с нулевым спейсером, синхронным
сбросом и разрешением записи . . . . . . . . . . . . . . . . . . . . . 276
S0RRE1 Разряд сдвигового регистра на базе двухтактного
RS-триггера с нулевым спейсером, синхронным
сбросом, разрешением записи и инверсным
индикаторным выходом . . . . . . . . . . . . . . . . . . . . . . . . . . 278
S0RRE2 Разряд сдвигового регистра на базе двухтактного
RS-триггера с нулевым спейсером, синхронным
сбросом и разрешением записи . . . . . . . . . . . . . . . . . . . . 280
S0RTE0 Разряд сдвигового регистра на базе двухтактного RSтриггера с нулевым спейсером, самосинхронными параллельными сбросом и установкой, разрешением записи . . . . . 282
UOAOI
UOAOI1
UOAOI2
UOAOI3
UOAOI4
UOAOI5
UOAOI6
UOAOI7
UOAOI8
UOAOI9
UPC0
ИПИ РАН и НПК «Технологический центр» МИЭТ
14
Содержание
S0RTE1 Разряд сдвигового регистра на базе двухтактного
RS-триггера с нулевым спейсером, самосинхронными параллельными сбросом и установкой,
разрешением записи, двухкаскадным индикатором
окончания переходных процессов . . . . . . . . . . . . . . . . . .
S1RRE0 Разряд сдвигового регистра на базе двухтактного
RS-триггера с единичным спейсером, синхронным
сбросом и разрешением записи . . . . . . . . . . . . . . . . . . . . .
S1RRE1 Разряд сдвигового регистра на базе двухтактного
RS-триггера с единичным спейсером, синхронным
сбросом, разрешением записи и инверсным
индикаторным выходом . . . . . . . . . . . . . . . . . . . . . . . . . . .
S1RTE0 Разряд сдвигового регистра на базе двухтактного
RS-триггера с единичным спейсером, самосинхронными параллельными сбросом и установкой,
разрешением записи . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
S1RTE1 Разряд сдвигового регистра на базе двухтактного
RS-триггера с единичным спейсером, самосинхронными параллельными сбросом и установкой,
разрешением записи, двухкаскадным индикатором
окончания переходных процессов . . . . . . . . . . . . . . . . . .
285
287
289
291
293
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
15
Введение
Представляемая библиотека элементов предназначена для реализации самосинхронизирующихся (далее для краткости − самосинхронных,
СС) устройств, независимых от задержек элементов (НЗЭ). В ее состав
входят базовые элементы и макроэлементы, отсутствующие в исходной
библиотеке логических элементов семейства базовых матричных кристаллов (БМК) серий 5503/5507 (далее по тексту 550*).
Данная библиотека СС-элементов (5503СС/5507СС) – расширение
унифицированной стандартной библиотеки элементов, которая ориентирована, в основном, на разработку синхронных и, частично, асинхронных полузаказных микросхем на БМК серий 550*. Поэтому в настоящем руководстве не приводятся сведения о конструкции БМК серий
550*, номинальных и предельно допустимых значениях их электрических параметров и т.д.
Термин "независимые от задержек элементов" означает, что любой инициированный извне переходный процесс в элементе должен
быть индицирован (зафиксирован факт его окончания), и задержка
любого компонента элемента (например, инвертора) может иметь
произвольное конечное значение. Элементы НЗЭ-библиотеки могут
быть использованы для построения синхронных, асинхронных или
квазисамосинхронных устройств, в которых приведенные условия не
соблюдаются или соблюдаются частично. Все элементы классов “Логические элементы, выполняющие простую функцию” и “Логические
элементы, выполняющие сложную функцию” не содержат какой-либо
самосинхронной специфики и могут рассматриваться как расширение
традиционных библиотек логических элементов. В дальнейшем, если
это не оговорено особо, под термином "самосинхронный" (СС) будет
пониматься НЗЭ-исполнение.
Описания
элементов
содержат
краткие
структурнофункциональные характеристики, логические функции, таблицы истинности и (если необходимо) сигнальные графы. В нотации логических функций используются символы логических операций сложения
"+", умножения "*" и инверсии "/" (или " ").
СС-элементы обеспечивают индикацию окончания процессов перехода из рабочей фазы в промежуточную (спейсер) и обратно.
Спейсеры могут принимать значения 0 и 1.
ИПИ РАН и НПК «Технологический центр» МИЭТ
16
Введение
В соответствии с принципами СС-схемотехники схемы имеют на
входе какие-либо сигналы следующих типов или их сочетание:
− информационные унарные (непарные) входные сигналы;
− информационные бифазные (парные) сигналы;
– информационные парафазные сигналы без спейсера;
– информационные парафазные сигналы со спейсером;
– индикаторные унарные сигналы;
– управляющие сигналы (сигналы разрешения),
– мультистабильные сигналы.
Под информационным унарным сигналом понимается обычный
непарный сигнал, например, унарный вход D у D-триггера.
Под бифазным сигналом (БФ) понимается пара выходов бистабильной ячейки (название сигнала указывает на его родственную
связь с такой ячейкой). Бифазный сигнал имеет два устойчивых состояния (01 и 10) и только одно транзитное (переходное) состояние
(00 или 11).
Под парафазным сигналом без спейсера (ПФ) понимается пара
сигналов, имеющая два устойчивых состояния: (01 и 10) и два транзитных состояния (00 и 11). Пример – вход и выход инвертора.
Под парафазным сигналом со спейсером (ПФС) понимается представление исходного одноразрядного сигнала двумя битами. Например, 0 кодируется как 01, а 1 – как 10. Роль спейсера играет один из
двух наборов – 00 или 11. Сигнал ПФС имеет три устойчивых состояния: 01, 10 и 00 (или 11).
Под мультистабильным сигналом (МС) понимается совокупность
из m сигналов, имеющая одно спейсерное состояние, в котором все
сигналы принимают одинаковое значение, и m рабочих состояний, в
каждом из которых только один из сигналов принимает значение,
противоположное спейсерному. Пример – сигналы выборки однокаскадного мультиплексора.
Если библиотечный элемент не имеет сигнала разрешения записи,
то тип спейсера в названии элемента указывает на тип спейсера информационных ПФС-входов; например, в названии элемента R010
(однотактный RS-триггер с нулевым спейсером) состояние спейсера
(режима хранения информации) определяет состояние информационных ПФС-сигналов – RS=00.
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
17
Если библиотечный элемент имеет сигнал разрешения записи (например, R0E10 – однотактный RS-триггер с нулевым спейсером и
разрешением записи), то в названии элемента указывается тип спейсера именно по сигналу разрешения записи. В данном случае нулевое
значение сигнала разрешения записи запрещает запись в триггер состояния информационных RS-входов, и триггер хранит информацию,
записанную в него ранее.
Для элементов с разрешением записи тип спейсера управляющего
сигнала, указанный в названии элемента, может совпадать или отличаться от типа спейсера информационных ПФС-сигналов. Например, у элемента R0RE11 они совпадают, а у элемента R0RE12 – отличаются. Тип
спейсера информационных ПФС-сигналов, если таковые используются,
указывается в тексте описания элемента и в таблице истинности.
На рисунках приняты следующие обозначения:
B (BB) – прямой (обратный) сигнал БФ-сигнала, например, B2,
B2B – второй БФ-сигнал на входе индикатора AOAOAI;
C – унарный сигнал самосинхронного сброса в нуль;
D – информационный унарный сигнал (сигнал данных);
E – управляющий сигнал (сигнал разрешения);
G – идентификатор гистерезисного триггера в аббревиатуре названия элемента и обозначении выполняемой им функции;
I – унарный сигнал индикации текущей фазы работы схемы;
P – унарный сигнал самосинхронной установки в единицу;
P (PB) – прямой (обратный) сигнал ПФС-сигнала;
R, RT – унарный сигнал синхронного (асинхронного) сброса;
R + S – парный информационный сигнал сброса/установки RSтриггера;
RT + ST – парный управляющий сигнал самосинхронного сброса/установки RS-триггера;
S, ST – унарный сигнал синхронной или асинхронной установки в
единицу;
W – унарный управляющий сигнал разрешения самосинхронного
сброса/установки с использованием парных сигналов RT, ST;
0 (1) – идентификатор нулевого (единичного) спейсера в аббревиатуре названия элемента и обозначении функции, выполняемой
элементом.
Знаком + в имени сигнала помечено его будущее значение.
ИПИ РАН и НПК «Технологический центр» МИЭТ
18
Введение
Символ * в таблицах истинности означает любое возможное состояние, "X" – неопределенное состояние.
Символ
в условном графическом обозначении (УГО) означает,
что это элемент с тремя состояниями и доопределением до высокого
уровня.
Символ в УГО означает, что это элемент с тремя состояниями и
доопределением до низкого уровня.
Символ
в УГО означает, что выходы элемента в рабочих состояниях – инверсные, а в состоянии спейсера – одинаковые.
В таблице истинности для ряда элементов, например, G0P2, G0PI,
G0PI2, G1P2, G1PI, G1PI2 и других, некоторые комбинации входов помечены (выделены серым) как запрещенные. С позиций самосинхронизации эти состояния недопустимы, так как нарушается контроль действительного окончания переходных процессов. Если такие комбинации появятся на входах элемента, система моделирования “Ковчег” выдаст предупреждение пользователю.
В таблице задержек элемента приведены задержки переключения соответствующего выхода элемента при изменении входа, указанного в
пути, для БМК серии 5503/5507. Значения t01 и t10 соответствуют задержкам переключения выхода из состояния с низким уровнем (логического 0) в состояние с высоким уровнем (логическую 1) и наоборот.
Термин «каскадность элемента» используется в данном руководстве в двух смыслах: логическом и электрическом.
В логическом смысле термин «каскадность» используется при описании логических элементов, выполняющих сложную функцию. В начале имени элемента указывается обозначение функции групп входов первого каскада и количество входов каждой группы. Далее дается обозначение функций второго и третьего каскадов.
На рисунке 1 показаны УГО трех элементов. В соответствии с
термином логической каскадности элементы AND4 и AND4M – однокаскадные, а элемент A44OI – двухкаскадный.
I0
I1
I2
I3
&
AND4
O
I0
I1
I2
I3
&
AND4M
O
I0
I1
I2
I3
I4
I5
I6
I7
& 1
O
&
A44OI
Рисунок 1 Примеры УГО логических элементов
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
19
В СС-схемотехнике термин «однокаскадность» используется в
электрическом смысле. При этом однокаскадным является элемент,
имеющий один внешний выход, одну одновыходовую функциональную часть, определяющую логическую функцию элемента, и в некоторых случаях один или несколько инверторов или повторителей. В
соответствии с этим определением AND4 – двухкаскадный элемент,
AND4M и A44OI – однокаскадные.
В СС-схеме необходимо формирование общего (глобального)
сигнала окончания переходных процессов путем сборки локальных
сигналов индикации. На рисунке 2 приведены обозначение, функция и
примеры реализации так называемого гистерезисного триггера (Gтриггера) GI2 – индикатора двух локальных сигналов индикации.
I0
G
I0
Q
GI2
&
NAN2
D2
+
Q = I0*I1 + Q*(I0+I1)
I0
I1
&
&
A222OI
&
NAN2
1
Q
&
&
D1
I1
а)
I1
&
D4
Q
NAN3
D3
INV
NAN2
б)
в)
Рисунок 2 Двухвходовой G-триггер: (а) УГО и выполняемая функция,
(б) корректная и (в) некорректная реализации
Если наборы на входах I0 и I1 (00 и 11) фиксируются на длительное время, за которое успевают закончиться все переходные процессы,
оба варианта реализации (б) и (в) свободны от состязаний. Однако если в схеме (б) изменение выхода – признак окончания всех переходных
процессов, то в схеме (в) после изменения выхода переходные процессы
в первом каскаде могут продолжаться.
Таблица истинности элемента GI2
№
строки
1
2
3
4
Входы
I0
0
0
1
1
I1
0
1
0
1
ИПИ РАН и НПК «Технологический центр» МИЭТ
Выход
Q
0
хранение
хранение
1
20
Введение
G-триггер должен индицировать окончание переходных процессов не
только в схемах, формирующих его входы, но и в себе самом. При этом
предполагается, что логические состязания на уровне одного однокаскадного элемента невозможны, т.к. время его переключения определяется, в
основном, перезарядом его выходной емкости.
Рассмотрим возможные состязания в схеме (в) G-триггера. Исходное состояние I0=I1=0, при этом на выходах всех элементов первого каскада логическая 1, а Q=0. Изменение выхода (Q=1) произойдет после того, как выполнится условие I0=I1=1. Предположим, что
задержки элементов D2 и D3 так велики, что сигналы на их выходах
остались равными 12, в то время как один из входов I0 или I1 перешел в
исходное состояние 0. При этом выход элемента D1 станет равным 1. Тогда
выход Q может перейти из 1 в 0, не дожидаясь окончания переходных
процессов в других элементах первого каскада, т.е. выполнения условия
I0=I1=0; схема, таким образом, не выполнит функцию индикатора.
Реализация сложных индикаторных и функциональных ССэлементов, эффективных по быстродействию и аппаратным затратам,
требует более разнообразных однокаскадных элементов в универсальном функциональном базисе И-ИЛИ-НЕ/ИЛИ-И-НЕ. Этим объясняется
ввод в библиотеку элементов в базисе И-ИЛИ-НЕ и ИЛИ-И-НЕ, не
имеющих СС-специфики.
В настоящем руководстве представлено 252 базовых элемента и
13 макроэлементов.3
2..
Напомним, что самосинхронная схема (в данном случае G-триггер) должна
работать корректно при любых величинах задержек в ее элементах.
3
Представленные результаты и монография выполнены при частичной финансовой поддержке РФФИ в рамках научных проектов №№ 13-0712068/14 офи_м и 13-07-12062/14 офи_м.
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
21
1 Состав библиотеки 5503СС/5507СС
В состав библиотеки 5503СС/5507СС входят следующие классы
элементов:
● базовые элементы:
– логические элементы, выполняющие простую функцию;
– логические элементы, выполняющие сложную функцию;
– мультиплексоры,
– преобразователи, компараторы, мажоритарные элементы;
– индикаторные элементы;
– триггеры – части макроэлементов;
– функционально законченные триггеры;
– разряд последовательного счетчика;
– разряд сдвигового регистра;
– элементы одноразрядного сумматора;
– арбитры;
– элементы шины;
● макроэлементы.
1.1 Логические элементы, выполняющие простую функцию
Имя логического элемента, выполняющего простую функцию,
включает в себя название функции, общее количество входов, признак
парафазных входных сигналов, признак инверсного выхода, признак
модификации данного элемента (может отсутствовать).
NAN
4 P B
M
Функция
Количество
входов
Признак парафазных
входных сигналов
Обозначения функций:
● AND – И;
● NAN – И-НЕ;
● NOR – ИЛИ-НЕ;
● OR – ИЛИ.
ИПИ РАН и НПК «Технологический центр» МИЭТ
Признак модификации
Признак инверсного
входа
22
Состав библиотеки
Имя
AND4M
NAN4
NOR4
OR4M
4И:
4И-НЕ:
4ИЛИ-НЕ:
4ИЛИ:
Функция
I0*I1*I2*I3
/(I0*I1*I2*I3)
/(I0+I1+I2+I3)
I0+I1+I2+I3
1.2 Логические элементы, выполняющие сложную функцию
Имя логического элемента, реализующего сложную функцию,
включает в себя признак наличия объединенных входов, название
функции первого логического каскада, количество входов первого
каскада, названия функций следующих логических каскадов, номер
модификации элемента (может отсутствовать).
Признак наличия объединенных входов
Функция и количество входов
первого логического каскада
U
A31 OI 1
Номер модификации
Функции следующих
логических каскадов
Обозначения функций:
● A – И (AND);
● O – ИЛИ (OR);
● I – функция инверсии.
Если имя логического элемента превышает 6 знаков, то количество входов первого каскада может быть опущено.
Имя
1
A221OI
A2222I
A222OI
A2O3I
A2O4I
A2OAI
A31OI1
A322OI
A32OI
A333OI
Функция
2
/(I0*I1+I2*I3+I4)
/(I0*I1+I2*I3+I4*I5+I6*I7)
/(I0*I1+I2*I3+I4*I5)
/(I0*I1+I2+I3)
/(I0*I1+I2+I3+I4)
/((I0*I1+I2)*I3)
/(I0*I1*I2+I3)
/(I0*I1*I2+I3*I4+I5*I6)
/(I0*I1*I2+I3*I4)
/(I0*I1*I2+I3*I4*I5+I6*I7*I8)
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
Продолжение таблицы
1
A33OI
A41OI
A42OI
A43OI
A44OI
AOAI1
AOAI2
AOAI8
AOAO1
AOAOI1
AOAOI2
AOAOI3
AOAOI5
AOAOI6
AOAOI7
O221AI
O2222I
O222AI
O2A3I
O2A4I
O2AOI
O322AI
O32AI
O331AI
O333AI
O33AI
O3A1I
O41AI
O42AI
O43AI
O44AI
OAOA1
OAOAI1
OAOAI2
OAOAI3
OAOAI5
OAOAI6
OAOAI7
OAOAOI
2
/(I0*I1*I2+I3*I4*I5)
/(I0*I1*I2*I3+I4)
/(I0*I1*I2*I3+I4*I5)
/(I0*I1*I2*I3+I4*I5*I6)
/(I0*I1*I2*I3+I4*I5*I6*I7)
/((I0*I1+I2*I3)*I4)B
/((I0*I1+I2*I3+I4)*I5)
/((I0*I1+I2)*(I3*I4+I5))
(I0*I1+I2*I3)*I4+(I3*I5+I1*I6)*I7
/((I0*I1+I2*I3)*I4+I5)
/((I0*I1+I2*I3)*I4+I5*I6+I7*I8)
/((I0*I1+I2*I3)*I4+I5*I6)
/((I0*I1+I2)*I3+I4)
/(((I0*I1+I2)*I3+I4)*I5+I6)
/((I0*I1+I2)*I3+(I4*I5+I6)*I7)
/((I0+I1)*(I2+I3)*I4)
/((I0+I1)*(I2+I3)*(I4+I5)*(I6*I7))
/((I0+I1)*(I2+I3)*(I4+I5))
/((I0+I1)*I2*I3)
/((I0+I1)*I2*I3*I4)
/((I0+I1)*I2+I3)
/((I0+I1+I2)*(I3+I4)*(I5+I6))
/((I0+I1+I2)*(I3+I4))
/((I0+I1+I2)*(I3+I4+I5)*I6)
/((I0+I1+I2)*(I3+I4+I5)*(I6+I7+I8))
/((I0+I1+I2)*(I3+I4+I5))
/((I0+I1+I2)*I3)
/((I0+I1+I2+I3)*I4)
/((I0+I1+I2+I3)*(I4+I5))
/((I0+I1+I2+I3)*(I4+I5+I6))
/((I0+I1+I2+I3)*(I4+I5+I6+I7))
((I0+I1)*(I2+I3)+I4)*((I3+I5)*(I1+I6)+I7)
/(((I0+I1)*(I2+I3)+I4)*I5)
/(((I0+I1)*(I2+I3)+I4)*(I5+I6)*(I7+I8))
/(((I0+I1)*(I2+I3)+I4)*(I5+I6))
/(((I0+I1)*I2+I3)*I4)
/((((I0+I1)*I2+I3)*I4+I5)*I6)
/(((I0+I1)*I2+I3)*((I4+I5)*I6+I7))
/(((I0+I1)*(I2+I3)+I4)*((I1+I5)*(I3+I6)+I7)+I8)
ИПИ РАН и НПК «Технологический центр» МИЭТ
23
24
Состав библиотеки
Окончание таблицы
1
OAOI1
OAOI2
OAOI8
UOAOAI
UOAOI
UOAOI1
UOAOI2
UOAOI3
UOAOI4
UOAOI5
UOAOI6
UOAOI7
UOAOI8
UOAOI9
2
/((I0+I1)*(I2+I3)+I4)
/((I0+I1)*(I2+I3)*I4+I5)
/((I0+I1)*I2+(I3+I4)*I5)
/(((I0+I1)*I3+I0*I1)*I2)
/(I0*(I1+I2)+I1*I3)
/((I0+I1)*I2+I0*I1*I3)
/((I0+I1+I2)*I3+I0*I1)
/((I0+I1)*(I2+I3)+I2*I3)
/(I0*I1*(I2+I3)+I2*I3)
/((I0+I1)*I2+I0*I1+I3)
/((I0+I1+I2)*I3+I0*I1*I2)
/((I0+I1)*I2*I3+I0*I1*(I2+I3))
/((I0+I3)*(I1+I2)+I0*I3+I1*I2)
/((I0+I1+I2+I3)*I4+I0*I1*I2*I3)
1.3 Мультиплексоры
Мультиплексор – элемент, выполняющий функцию передачи одного из нескольких входных сигналов на выход в зависимости от значения входного управляющего кода.
Имя мультиплексора включает в себя название функции, тип
спейсера, количество входных парафазных шин, разрядность выходной парафазной шины, разрешение записи, признак модификации.
M 0 2 1B E M
Обозначение
мультиплексора
Тип спейсера
Количество входных
сигналов
Признак модификации
Разрешение записи
Разрядность выходной шины
Разрядность выходной шины обозначается буквой В и цифрой.
В случае одноразрядного сигнала признак шины отсутствует, а
буква В обозначает инверсию выходного сигнала.
Сигнал разрешения E и признак модификации M могут отсутствовать.
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
25
Имя
Функция
M021BE Мультиплексор из 2 в 1 с нулевым спейсером, инверсией выходов
и разрешением
M021EM Мультиплексор из 2 в 1 с нулевым спейсером, мощным выходом и
разрешением
M021M Мультиплексор из 2 в 1 с нулевым спейсером и мощным выходом
1.4 Преобразователи, компараторы, мажоритарные элементы
Преобразователь – логический элемент, преобразующий бифазный сигнал в парафазный.
Компаратор – логический элемент, выполняющий логическую
функцию сравнения двух двоичных чисел.
Мажоритарный элемент – логический элемент, выполняющий логическую функцию мажорирования трех чисел (унарных или бинарных).
Имя элемента включает в себя название функции, разрядность
входных сигналов, признак парафазных входных сигналов, признак
инверсии выхода и признак модификации (необязательные).
CMP 2 P B M
Признак модификации
Признак инверсии выхода
Функция
Разрядность входных
сигналов
Признак парафазных
входных сигналов
Обозначения функций:
● BPC – преобразование бифазного сигнала в парафазный;
● CMP – сравнение двух чисел с выработкой сигнала эквивалентности;
● MAJ – мажорирование.
Разрядность сравниваемых чисел может иметь значения 2, 4, 8, 16.
Для одноразрядных компараторов разрядность не указывается.
Признак модификации M может отсутствовать.
ИПИ РАН и НПК «Технологический центр» МИЭТ
26
Состав библиотеки
Имя
BPC0
Функция
Преобразователь бифазного сигнала в парафазный с нулевым
спейсером
Преобразователь бифазного сигнала в парафазный с единичным
BPC1
спейсером
CMPP Одноразрядный компаратор для парафазных сигналов с выработкой сигнала эквивалентности
CMPP0 Одноразрядный компаратор для парафазных сигналов с нулевым
спейсером, с парафазным выходом и индикацией входов
CMPP1 Одноразрядный компаратор для парафазных сигналов c единичным спейсером, с парафазным выходом и индикацией входов
MAJBM Мажоритарный элемент для трех унарных сигналов, с унарным
выходом
MAJP Мажоритарный элемент для трех парафазных сигналов, с парафазным выходом
1.5 Индикаторные элементы
В эту группу элементов входят как G-триггеры, так и их части, не
содержащие внутренней обратной связи.
Гистерезисные триггеры (G-триггеры) – элементы, обеспечивающие индикацию окончания перехода из рабочей фазы в промежуточную (спейсер) и обратно как в функциональной части СС-схемы, так и
в собственно индикаторе.
Имя G-триггера включает в себя обозначение элемента, тип спейсера, признаки бифазных, парафазных и унарных индицируемых сигналов и их количество, сигнал управления, признак инверсии выхода,
признак модификации, признак секции.
G0 B2 P2 I2 R B M I
Обозначение G-триггера
и тип спейсера
Бифазные сигналы и их
количество
Парафазные сигналы
и их количество
Унарные сигналы
и их количество
Признак секции
Признак модификации
Инверсия индикаторного выхода
Сигнал управления
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
27
Тип спейсера:
● 0 – нулевой;
● 1 – единичный.
В элементах только с унарными входами тип спейсера отсутствует.
Тип индицируемых сигналов:
● I – индикаторные унарные (непарные);
● P – парафазные (парные) со спейсером (три устойчивых состояния);
● B – бифазные (парные) без спейсера (два устойчивых состояния).
Элементы с единичными парафазными и унарными входами обозначаются просто как P и I, соответственно.
Признак инверсии B (в конце обозначения элемента) указывает
инверсию выхода.
Признак модификации может отсутствовать. Модификациями
считаются G-триггеры, реализованные по мостовой схеме.
Признаки секции:
● I – входная;
● O – выходная.
В имени триггера указываются сигналы управления установкой и сбросом:
● S – синхронная установка (Set);
● R – синхронный сброс (Reset);
● RS – синхронные сброс и установка.
Имя индикатора образуется так же, как для элемента со сложной функцией.
Признак модификации M может отсутствовать.
Имя
Функция
1
2
AOAOAI Индикаторный элемент с нулевым спейсером, для четырех бифазных и одного унарного входов
AOAOI4 Индикаторный элемент с нулевым спейсером, для пяти бифазных
и одного унарного входов
G0B32I G-триггер с нулевым спейсером, тремя бифазными и двумя унарными входами, двумя выходами (вариант 1)
G0B3I G-триггер с нулевым спейсером, тремя бифазными и одним унарным входами
G0B3I2 G-триггер с нулевым спейсером, тремя бифазными и двумя унарными входами, двумя выходами (вариант 2)
G0B3IB G-триггер с нулевым спейсером, тремя бифазными и одним унарным входами, инверсным выходом
G-триггер с нулевым спейсером и двумя парафазными входами
G0P2
ИПИ РАН и НПК «Технологический центр» МИЭТ
28
Состав библиотеки
Окончание таблицы
1
G0PI
2
G-триггер с нулевым спейсером, одним унарным и одним парафазным входами
G0PI2 G-триггер с нулевым спейсером, двумя унарными и одним парафазным входами
G1B32I G-триггер с единичным спейсером, тремя бифазными и двумя унарными входами (вариант 1). Первичное использование  в составе
макроэлемента S1RTE1
G1B3I G-триггер с единичным спейсером, тремя бифазными и одним унарным
входами. Первичное использование  в составе макроэлемента S1RRE0
G1B3I2 G-триггер с единичным спейсером, тремя бифазными и двумя унарными входами (вариант 2). Первичное использование  в составе
макроэлемента D1RE20
G1B3IB G-триггер с единичным спейсером, тремя бифазными и одним унарным входами, двумя выходами. Первичное использование  в составе макроэлемента S1RRE1
G-триггер с единичным спейсером и двумя парафазными входами
G1P2
G-триггер с единичным спейсером, одним унарным и одним параG1PI
фазным входами
G1PI2 G-триггер с единичным спейсером, двумя унарными и одним парафазным входами
G-триггер с двумя унарными входами
GI2
G-триггер с двумя унарными входами и парафазным выходом
GI2M
GI2RS G-триггер с двумя унарными входами, парафазным выходом, асинхронными сбросом и установкой
G-триггер с тремя унарными входами
GI3
G-триггер с тремя унарными входами, мостовая схема
GI3M
GI3M1 G-триггер с тремя унарными входами и парафазным выходом
GI3RS G-триггер с тремя унарными входами, парафазным выходом, асинхронными сбросом и установкой
G-триггер с четырьмя унарными входами
GI4
G-триггер с четырьмя унарными входами и парафазным выходом
GI4M
GI4RS G-триггер с четырьмя унарными входами, парафазным выходом,
асинхронными сбросом и установкой
Шестивходовой G-триггер
GIM6
Восьмивходовой G-триггер
GIM8
GIM12 Двенадцативходовой G-триггер
GIM16 Шестнадцативходовой G-триггер
Двухвходовая секция многовходового G-триггера (входная)
GIMI
GIMO Двухвходовая секция многовходового G-триггера (выходная)
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
29
1.6 Триггеры  части макроэлементов
Триггеры по уровню – полуфабрикаты, части макроэлементов;
для получения статуса СС-элементов они должны быть дополнены
соответствующим индикатором окончания переходных процессов.
Имя триггера включает в себя тип элемента, тип спейсера, тип
триггера, признаки управляющих сигналов, признак разрешения записи, число каскадов (тактов) или номер модификации:
L0 D R E 2
Число тактов или номер
модификации
Тип элемента
и спейсера
Тип триггера
Разрешение записи
Сигнал управления
Тип элемента отвечает его функциональному назначению как логической части макроэлемента (L – Logical part).
Тип спейсера:
● 0 – нулевой;
● 1 – единичный.
Обозначения типа триггера:
● R – RS-триггер;
● D – D-триггер.
В имени триггера указываются сигналы управления установкой и
сбросом, в качестве которых могут использоваться следующие сигналы:
● S – синхронная установка (Set);
● R – синхронный сброс (Reset);
● P – самосинхронная установка (Preset);
● C – самосинхронный сброс (Clear);
● T – самосинхронная предустановка (Timeset).
Признак разрешения записи E (Enable) указывает на наличие входа
разрешения записи информации в триггер (может отсутствовать).
Число тактов может быть 1 или 2; 3 означает номер модификации.
ИПИ РАН и НПК «Технологический центр» МИЭТ
30
Состав библиотеки
Имя
Функция
L0DRE1 Однотактный D-триггер с нулевым спейсером, синхронным сбросом
и разрешением записи. Первичное использование – в качестве
синхронного триггера.
L0DRE2 Двухтактный D-триггер с нулевым спейсером, синхронным сбросом и разрешением записи
L0RCE2 Двухтактный RS-триггер с нулевым спейсером, самосинхронным
сбросом и разрешением записи. Первичное использование – в составе макроэлемента R0CE20.
L0RRE2 Двухтактный RS-триггер с нулевым спейсером, синхронным
сбросом, разрешением записи и дополнительным разрешением
записи первой ступени. Первичное использование – в составе
макроэлементов S0RRE0 и S0RRE1.
L0RRE3 Двухтактный RS-триггер с нулевым спейсером, синхронным сбросом и разрешением записи. Может быть использован (как входная
часть) для построения двухтактных RS-триггеров.
L0RRE4 Двухтактный RS-триггер с нулевым спейсером, синхронным
сбросом, разрешением записи и дополнительным разрешением
записи второй ступени. Первичное использование – в составе
макроэлемента S1RRE2
L0RTE2 Двухтактный RS-триггер с нулевым спейсером, самосинхронными сбросом и установкой, разрешением записи (вариант 1). Первичное использование – в составе макроэлемента S0RTE0.
L0RTE3 Двухтактный RS-триггер с нулевым спейсером, самосинхронными сбросом и установкой, разрешением записи (вариант 2). Первичное использование – в составе макроэлемента S0RTE1.
L1RCE2 Двухтактный RS-триггер с единичным спейсером, самосинхронным сбросом и разрешением записи. Первичное использование –
в составе макроэлемента R1CE20.
L1RRE2 Двухтактный RS-триггер с единичным спейсером, синхронным
сбросом и разрешением записи. Первичное использование – в
составе макроэлементов S1RRE0 и S1RRE1.
L1RTE2 Двухтактный RS-триггер с единичным спейсером, самосинхронными сбросом и установкой, разрешением записи (вариант 1). Первичное использование – в составе макроэлемента S1RTE0.
L1RTE3 Двухтактный RS-триггер с единичным спейсером, самосинхронными сбросом и установкой, разрешением записи (вариант 2). Первичное использование – в составе макроэлемента S1RTE1.
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
31
1.7 Функционально законченные триггеры
Имя триггера данных (функционально законченного триггера)
включает в себя тип триггера, тип спейсера, признаки управляющих
сигналов, признак разрешения записи, число каскадов (тактов) в триггере и номер модификации:
R0 С E 1 0
Тип триггера и спейсера
Номер модификации
Число тактов
Сигнал управления
Сигнал разрешения записи
Обозначения типа триггера:
● R – RS-триггер;
● D – D-триггер.
Тип спейсера может принимать следующие значения:
● 0 – нулевой;
● 1 – единичный.
В имени триггера указываются сигналы управления установкой и сбросом, в качестве которых могут использоваться такие сигналы:
● S – синхронная установка (Set);
● R – синхронный сброс (Reset);
● P – самосинхронная установка (Preset);
● C – самосинхронный сброс (Clear).
Признак разрешения записи E (Enable) указывает на наличие входа разрешения записи в триггер (может отсутствовать).
Число тактов может быть 1 или 2.
Модификациями считаются триггеры, имеющие инверсные входные
сигналы, иное исполнение индикаторных элементов или другие отличия.
Номер модификации может принимать значения от 0 до 9.
Имя
Функция
1
2
Однотактный D-триггер с нулевым спейсером и разрешением записи
D0E10
D0RE10 Однотактный D-триггер с нулевым спейсером, синхронным сбросом и разрешением записи
D0SE10 Однотактный D-триггер с нулевым спейсером, синхронной установкой и разрешением записи
ИПИ РАН и НПК «Технологический центр» МИЭТ
32
Состав библиотеки
Продолжение таблицы
1
2
Однотактный D-триггер с единичным спейсером и разрешением записи
D1E10
D1RE10 Однотактный D-триггер с единичным спейсером, синхронным
сбросом и разрешением записи
D1SE10 Однотактный D-триггер с единичным спейсером, синхронной установкой и разрешением записи
Однотактный
RS-триггер с нулевым спейсером
R010
Однотактный
RS-триггер с парафазным входом с нулевым спейсеR011
ром и мощным выходом
Однотактный RS-триггер с нулевым спейсером и самосинхронным сбросом
R0C10
Однотактный RS-триггер с нулевым спейсером, самосинхронным
R0C11
сбросом и парафазным выходом с нулевым спейсером
Однотактный RS-триггер с нулевым спейсером, самосинхронным
R0C12
сбросом и парафазным выходом с единичным спейсером
Однотактный RS-триггер с парафазным входом с нулевым спейR0C13
сером, самосинхронным сбросом и мощным выходом
R0CE10 Однотактный RS-триггер с нулевым спейсером, самосинхронным
сбросом и разрешением записи
R0CE11 Однотактный RS-триггер с нулевым спейсером, самосинхронным сбросом, разрешением записи и парафазным выходом с нулевым спейсером
R0CE12 Однотактный RS-триггер с нулевым спейсером, самосинхронным сбросом, разрешением записи и парафазным выходом с единичным спейсером
R0CE13 Однотактный RS-триггер с нулевым спейсером, самосинхронным
сбросом, разрешением записи и мощным выходом
Однотактный RS-триггер с нулевым спейсером и разрешением записи
R0E10
Однотактный RS-триггер с нулевым спейсером, разрешением запиR0E11
си и мощным выходом
Однотактный RS-триггер с нулевым спейсером, самосинхронной
R0P11
установкой и парафазным выходом с нулевым спейсером
Однотактный RS-триггер с нулевым спейсером, самосинхронной устаR0P12
новкой и парафазным выходом с единичным спейсером
Однотактный RS-триггер с самосинхронной установкой и мощным
R0P13
парафазным выходом с нулевым спейсером
R0PE10 Однотактный RS-триггер с нулевым спейсером, самосинхронной
установкой и разрешением записи
R0PE11 Однотактный RS-триггер с нулевым спейсером, самосинхронной
установкой, разрешением записи и парафазным выходом с нулевым
спейсером
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
33
Продолжение таблицы
1
2
R0PE12 Однотактный RS-триггер с нулевым спейсером, самосинхронной
установкой, разрешением записи и парафазным выходом с единичным спейсером
R0PE13 Однотактный RS-триггер с нулевым спейсером, самосинхронной
установкой, разрешением записи и мощным выходом
R0R10 Однотактный RS-триггер с нулевым спейсером и синхронным сбросом
R0R11 Однотактный RS-триггер с парафазным входом с нулевым спейсером, синхронным сбросом и мощным выходом
R0RE10 Однотактный RS-триггер с нулевым спейсером, синхронным сбросом и разрешением записи
R0RE11 Однотактный RS-триггер с нулевым спейсером, синхронным сбросом, разрешением записи и частичной индикацией
R0RE12 Однотактный RS-триггер с нулевым спейсером, синхронным сбросом и разрешением записи
R0RE13 Однотактный RS-триггер с нулевым спейсером, синхронным сбросом, разрешением записи и мощным выходом
R0RE20 Двухтактный RS-триггер с нулевым спейсером, синхронным сбросом, разрешением записи и инверсным сигналом индикации
R0RE21 Двухтактный RS-триггер с нулевым спейсером, синхронным сбросом, разрешением записи и частичной индикацией
R0RE22 Двухтактный RS-триггер с нулевым спейсером, синхронным сбросом, разрешением записи и прямым сигналом индикации
Двухтактный RS-триггер с парафазным входом с нулевым спейR0S11
сером, синхронной установкой и мощным выходом
R0SE13 Однотактный RS-триггер с нулевым спейсером, синхронной установкой, разрешением записи и мощным выходом
Однотактный RS-триггер с парафазным входом с единичным спейR111
сером и мощным выходом
R1C10 Однотактный RS-триггер с единичным спейсером и самосинхронным сбросом
R1C11 Однотактный RS-триггер с единичным спейсером, самосинхронным сбросом и парафазным выходом с нулевым спейсером
R1C12 Однотактный RS-триггер с единичным спейсером, самосинхронным сбросом и парафазным выходом с единичным спейсером
R1C13 Однотактный RS-триггер с парафазным входом с единичным спейсером, самосинхронным сбросом и мощным выходом
R1CE10 Однотактный RS-триггер с единичным спейсером, самосинхронным сбросом и разрешением записи
ИПИ РАН и НПК «Технологический центр» МИЭТ
34
Состав библиотеки
Продолжение таблицы
1
2
R1CE11 Однотактный RS-триггер с единичным спейсером, самосинхронным сбросом, разрешением записи и парафазным выходом с нулевым спейсером
R1CE12 Однотактный RS-триггер с единичным спейсером, самосинхронным сбросом, разрешением записи и парафазным выходом с единичным спейсером
R1CE13 Однотактный RS-триггер с единичным спейсером, самосинхронным сбросом, разрешением записи и мощным выходом
Однотактный RS-триггер с единичным спейсером, разрешением
R1E11
записи и мощным выходом
Однотактный RS-триггер с единичным спейсером и самосинхронR1P10
ной установкой
Однотактный RS-триггер с единичным спейсером, самосинхронной
R1P11
установкой и парафазным выходом с нулевым спейсером
Однотактный RS-триггер с единичным спейсером, самосинхронной
R1P12
установкой и парафазным выходом с единичным спейсером
Однотактный RS-триггер с парафазным входом с единичным спейR1P13
сером, самосинхронной установкой и мощным выходом
R1PE10 Однотактный RS-триггер с единичным спейсером, самосинхронной
установкой и разрешением записи
R1PE11 Однотактный RS-триггер с единичным спейсером, самосинхронной установкой, разрешением записи и парафазным выходом с нулевым спейсером
R1PE12 Однотактный RS-триггер с единичным спейсером, самосинхронной
установкой, разрешением записи и парафазным выходом с единичным спейсером
R1PE13 Однотактный RS-триггер с единичным спейсером, самосинхронной
установкой, разрешением записи и мощным выходом
R1PE201) Двухтактный RS-триггер с единичным спейсером, самосинхронной
установкой и разрешением записи
R1R11
Однотактный RS-триггер с парафазным входом с единичным спейсером, синхронным сбросом и мощным выходом
R1RE10 Однотактный RS-триггер с единичным спейсером, синхронным
сбросом и разрешением записи
R1RE11 Однотактный RS-триггер с единичным спейсером, синхронным
сбросом, разрешением записи и частичной индикацией
R1RE13 Однотактный RS-триггер с единичным спейсером, синхронным
сбросом, разрешением записи и мощным выходом
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
35
Окончание таблицы
1
2
R1RE20 Двухтактный RS-триггер с единичным спейсером, синхронным
сбросом и разрешением записи
R1S11
Однотактный RS-триггер с парафазным входом с единичным спейсером, синхронной установкой и мощным выходом
R1SE13 Однотактный RS-триггер с единичным спейсером, синхронной установкой, разрешением записи и мощным выходом
1.8 Разряд последовательного счетчика
Разряд последовательного счетчика на базе T-триггера позволяет
построить последовательный самосинхронный счетчик с нулевым или
единичным спейсером. Разряд счетчика обеспечивает возможность
предварительной установки в счетчике требуемого кода. Возможны
два варианта установки – синхронный и самосинхронный; в зависимости от требований конкретного применения реализуется один из видов
установки.
Имя счетного триггера включает в себя его обозначение, тип
спейсера, управляющие сигналы, признак разрешения записи, номер
модификации (может отсутствовать).
С0 C P E 2
Обозначение счетчика и
тип спейсера
Тип сброса
Номер модификации
Разрешение записи
Тип установки
Тип спейсера может принимать следующие значения:
● 0 – нулевой;
● 1 – единичный.
К управляющим сигналам относятся сигналы управления установкой и сбросом.
Типы сброса:
● R – синхронный сброс (Reset);
● C – самосинхронный сброс (Clear).
Типы установки:
● S – синхронная установка (Set);
● P – самосинхронная установка (Preset).
ИПИ РАН и НПК «Технологический центр» МИЭТ
36
Состав библиотеки
Признак разрешения записи E (Enable) указывает на наличие входа
разрешения записи информации (может отсутствовать).
Номер модификации может отсутствовать.
Имя
Функция
C0CI
Счетный триггер с нулевым спейсером, самосинхронным сбросом и индикаторным выходом
C0CP Разряд последовательного счетчика с нулевым спейсером, самосинхронными сбросом и установкой
C0R
Разряд последовательного счетчика с нулевым спейсером и синхронным сбросом
C0RI
Счетный триггер с нулевым спейсером, синхронным сбросом и
индикаторным выходом
C1C
Разряд последовательного счетчика с единичным спейсером и
самосинхронным сбросом
C1CP Разряд последовательного счетчика с единичным спейсером, самосинхронными сбросом и установкой
1.9 Элементы одноразрядного сумматора
В эту группу входят элементы суммирования парафазных
сигналов, которые могут быть использованы при построении
многоразрядных сумматоров и умножителей.
Имя элемента включает в себя его обозначение и разрядность,
признак парафазных входов и их количество, номер модификации
элемента (может отсутствовать).
AD
Обозначение сумматора
Разрядность суммируемых
сигналов
3 P 1
Номер модификации
Признак парафазных
входов
Модификациями считаются сумматоры с различной разрядностью
входных шин, инверсными входными шинами или другими отличиями.
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
Имя
AD1P1
AD1P2
AD1P3
37
Функция
Неполный одноразрядный сумматор с парафазными (со спейсером) входами и унарным выходом
Неполный одноразрядный сумматор с парафазными (со спейсером)
входами и унарным выходом (быстродействующая модификация)
Неполный одноразрядный сумматор с парафазными (со спейсером) входами и выходами
1.10 Арбитры
В эту группу входят элементы арбитража унарных или парафазных сигналов.
Имя элемента включает в себя его обозначение и разрядность,
признак парафазных входов и их количество, номер модификации
элемента (может отсутствовать).
ARB 3 P 1
Обозначение арбитра
Разрядность разделяемых
сигналов
Номер модификации
Признак парафазных
входов
Модификациями считаются арбитры с различной разрядностью
входных шин, инверсными входными шинами или другими отличиями.
Имя
ARB0
Функция
Асинхронный арбитр
1.11 Элементы шины
Элемент шины обеспечивает организацию шины внутри или
вне поля БМК. Имя элемента включает в себя тип шины, обозначение функции, признак элемента и номер модификации.
I BU I 1
Тип шины
Обозначение функции
Номер модификации
Признак элемента
Тип шины может принимать следующие значения:
● I – внутренняя шина (Internal);
● E – внешняя шина (External).
Обозначение функции – элемент шины (Bus Unit).
ИПИ РАН и НПК «Технологический центр» МИЭТ
38
Состав библиотеки
Признак элемента шины может принимать следующие значения:
● I – входной элемент шины (Input);
● O – выходной элемент шины (Output).
Модификациями считаются элементы шины, отличающиеся
уровнем сигналов разрешения, уровнем доопределения шины и т.п.
Номер модификации может отсутствовать.
Имя
IBUI
IBUO
Функция
Вход внутренней шины
Выход внутренней шины
1.12 Макроэлементы
Здесь собраны функционально сложные элементы, которые предполагается использовать достаточно широко, но невозможно реализовать топологически как базовые элементы. Макроэлемент представляет собой комбинацию базовых элементов, используемую как единый элемент, выполняющий сложную функцию. Ограниченное число внутренних связей в нем реализуется на общем трассировочном пространстве кристалла БМК. Каждый
макроэлемент содержит индикатор окончания переходных процессов.
Использование макроэлементов позволяет повысить эффективность проектирования самосинхронных БИС на БМК.
Макроэлемент не имеет соответствующего топологического примитива. При проектировании топологии схемы макроэлемент реализуется совокупностью нескольких топологических примитивов, соответствующих элементам, составляющим его.
Макроэлементы, представленные здесь, делятся на две группы.
Первые четыре элемента составляют группу триггеров, имена которых
образуются по правилам, установленным для функционально законченных триггеров. Во вторую группу входят разряды сдвиговых регистров. Имя разряда сдвигового регистра содержит его обозначение, тип
спейсера, тип триггера, признак управляющих сигналов, признак разрешения записи, номер модификации (может отсутствовать).
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
39
S1 R T E 0
Обозначение сдвигового
регистра и тип спейсера
Тип триггера
Номер модификации
Разрешение записи
Сигнал управления
Тип спейсера:
● 0 – нулевой;
● 1 – единичный.
Тип триггера может быть следующим:
● R – RS-триггер;
● D – D-триггер.
В имени регистра сдвига указываются сигналы управления установкой и сбросом. В качестве управляющих могут использоваться
следующие сигналы:
● S, ST – синхронная установка (Set, SetTime);
● R, RT – синхронный сброс (Reset, ResetTime);
● P – самосинхронная установка (Preset);
● C – самосинхронный сброс (Clear).
Обозначения ST и RT используются, если S и R заняты для информационных входов.
Признак разрешения записи E (Enable) указывает на наличие входа
разрешения записи информации в триггер (может отсутствовать).
Модификациями считаются регистры сдвига, использующие различные индикаторные элементы.
Номер модификации может отсутствовать.
ИПИ РАН и НПК «Технологический центр» МИЭТ
40
Состав библиотеки
Имя
Составляющие
D0RE20

Двухтактный D-триггер с нулевым спейсером, синхронным сбросом и разрешением записи
D1RE20

Двухтактный D-триггер с единичным спейсером, синхронным сбросом и разрешением записи
R0CE20 L0RCE2,
OAOA1
R1CE20 L1RCE2,
AOAO1
S0RRE0 L0RRE2,
G0B3I
S0RRE1 L0RRE2,
G0B3IB
S0RRE2 L0RRE4,
OAOAI7
S0RTE0 L0RTE2,
G0B3I
S0RTE1 L0RTE3,
G0B32I
S1RRE0 L1RRE2,
G1B3I
S1RRE1 L1RRE2,
G1B3IB
S1RTE0 L1RTE2,
G1B3I
S1RTE1 L1RTE3,
G1B32I
Функция
Двухтактный RS-триггер с нулевым спейсером, самосинхронным сбросом и разрешением записи
Двухтактный RS-триггер с единичным спейсером, самосинхронным сбросом и разрешением записи
Разряд сдвигового регистра на базе двухтактного RS-триггера с
нулевым спейсером, синхронным сбросом и разрешением записи
Разряд сдвигового регистра на базе двухтактного RSтриггера с нулевым спейсером, синхронным сбросом, разрешением записи и инверсным индикаторным выходом
Разряд сдвигового регистра на базе двухтактного RS-триггера с
нулевым спейсером, синхронным сбросом и разрешением записи
Разряд сдвигового регистра на базе двухтактного RSтриггера с нулевым спейсером, самосинхронными сбросом и установкой, разрешением записи
Разряд сдвигового регистра на базе двухтактного RSтриггера с нулевым спейсером, самосинхронными сбросом и установкой, разрешением записи, двухкаскадным
индикатором окончания переходных процессов
Разряд сдвигового регистра на базе двухтактного RS-триггера с единичным спейсером, синхронным сбросом и разрешением записи
Разряд сдвигового регистра на базе двухтактного RS-триггера с единичным спейсером, синхронным сбросом, разрешением записи и инверсным индикаторным выходом
Разряд сдвигового регистра на базе двухтактного RSтриггера с единичным спейсером, самосинхронными
сбросом и установкой, разрешением записи
Разряд сдвигового регистра на базе двухтактного RSтриггера с единичным спейсером, самосинхронными
сбросом и установкой, разрешением записи, двухкаскадным индикатором окончания переходных процессов
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
41
2 Описание базовых элементов
В этом разделе представлено описание базовых элементов самосинхронных библиотек 5503СС/5507CC, составных частей библиотеки
550*.
В описание базового элемента входят:
● имя элемента;
● условное графическое обозначение элемента;
● назначение элемента;
● описание работы элемента;
● таблица истинности;
● таблица задержек;
● максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходом схемы;
● коэффициент объединения по всем входам;
● рекомендуемая нагрузочная способность;
● размер элемента;
● область применения;
● рекомендации по применению (в необходимых случаях).
В описании элемента могут отсутствовать какие-либо пункты, если они не необходимы.
В таблице задержек приводятся значения задержек от входов до выходов элемента при нагрузке на два типовых входа; на внешнем контакте
периферийных элементов – емкостная нагрузка 15 пФ. Значения задержек
взяты из проектов тестовых БИС на САПР “Ковчег”.
Коэффициент объединения по входу показывает относительную
величину соответствующей входной емкости в условных единицах,
эквивалентных емкости одной пары затворов транзисторов n- и p-типа
ячейки поля БМК.
Коэффициент объединения указывается только для тех входов,
где он отличается от 1.
ИПИ РАН и НПК «Технологический центр» МИЭТ
42
Описание базовых элементов
A221OI Логический элемент 2И-2И-3ИЛИ-НЕ
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной питания и выходом схемы: n-типа Nn=2 и p-типа Np=3.
A221OI
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 3 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
Таблица задержек
I0
I1
I2
I3
I4
& 1
O
&
Путь
I0O
Задержка, t01
t10
4.2 1.9
нс
I1O
t01
t10
4.5 2.1
I2O
t01
t10
3.8 1.8
I3O
t01
t10
4.2 2.0
I4O
t01
t10
2.9 0.8
A2222I Логический элемент 2И-2И-2И-2И-4ИЛИ-НЕ
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной
&
O
питания и выходом схемы: n-типа Nn=2 и p-типа Np=4.
&
Рекомендуемая нагрузочная способность по выходу ≤ 2.
&
Размер элемента составляет 4 ячейки поля БМК.
A2222I
Область применения  синхронная и СС-схемотехника.
Таблица задержек
I0
I1
I2
I3
I4
I5
I6
I7
& 1
Путь
I0O
I1O
I2O
Задержка, t01 t10 t01 t10 t01
t10
нс
5.9 2.6 5.5 2.5 5.5 2.5
Путь
I5O
I6O
I7O
Задержка, t01 t10 t01 t10 t01
t10
нс
4.5 2.5 4.8 2.1 4.3 2.0
I3O
t01 t10
5.2 2.4
I4O
t01 t10
5.2 2.3
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
43
A222OI Логический элемент 2И-2И-2И-3ИЛИ-НЕ
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной пи&
тания и выходом схемы: n-типа Nn=2 и p-типа Np=3.
&
Рекомендуемая нагрузочная способность по выходу ≤ 3.
A222OI
Размер элемента составляет 3 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
I0
I1
I2
I3
I4
I5
& 1
O
Таблица задержек
Путь
I0O
I1O
Задержка, t01 t10 t01 t10
3.8 2.2 4.1 2.2
нс
I2O
t01
t10
2.5 1.9
I3O
I4O
t01 t10 t01 t10
2.9 2.1 2.3 1.8
I5O
t01 t10
2.2 1.7
A2O3I Логический элемент 2И-3ИЛИ-НЕ
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной пиO
тания и выходом схемы: n-типа Nn=2 и p-типа Np=3.
A2O3I
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 2 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
I0
I1
I2
I3
& 1
Таблица задержек
Путь
I0O
t10
Задержка, t01
нс
1.3 1.1
I1O
t01
t10
1.2 1.1
I2O
t01
t10
1.2 0.5
I3O
t01
t10
0.9 0.6
A2O4I Логический элемент 2И-4ИЛИ-НЕ
I0
I1
I2
I3
I4
& 1
O
A2O4I
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или
шиной питания и выходом схемы: n-типа Nn=2 и p-типа
Np=4.
Рекомендуемая нагрузочная способность по выходу ≤ 2.
Размер элемента составляет 3 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
ИПИ РАН и НПК «Технологический центр» МИЭТ
44
Описание базовых элементов
Таблица задержек
Путь
I0O
01
t
t10
Задержка,
нс
3.6 1.5
I1O
I2O
t01 t10 t01 t10
3.2 1.5 3.4 1.2
I3O
t01 t10
3.6 1.2
I4O
t01 t10
3.3 0.9
A2OAI Логический элемент 2И-2ИЛИ-2И-НЕ
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной
питания и выходом схемы: n-типа Nn=3 и p-типа Np=2.
A2OAI
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 2 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
I0
I1
I2
I3
&1&
O
Таблица задержек
Путь
I0O
t10
Задержка, t01
нс
1.0 1.4
I1O
t01
t10
0.8 1.4
I2O
t01
t10
0.8 0.9
I3O
t01
t10
0.7 0.9
A31OI1 Логический элемент 3И-2ИЛИ-НЕ
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной
питания и выходом схемы: n-типа Nn=3 и p-типа Np=2.
A31OI1
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 2 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
Таблица задержек
I0
I1
I2
I3
& 1
O
Путь
I0O
t10
Задержка, t01
нс
3.7 2.8
I1O
t01
t10
3.3 2.7
I2O
t01
t10
2.9 2.4
I3O
t01
t10
1.8 0.9
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
45
A322OI Логический элемент 3И-2И-2И-3ИЛИ-НЕ
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной
O
&
питания и выходом схемы: n-типа Nn=3 и p-типа Np=3.
&
Рекомендуемая нагрузочная способность по выходу ≤ 3.
A322OI
Размер элемента составляет 4 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
Таблица задержек
I0
I1
I2
I3
I4
I5
I6
& 1
Путь
I0O
Задержка, t01 t10
4.5 3.4
нс
Путь
I5O
01
t10
Задержка, t
нс
4.7 2.8
I1O
t01 t10
4.2 3.2
I6O
t01 t10
4.3 2.8
I2O
t01 t10
3.9 3.0
I3O
t01 t10
4.5 2.5
I4O
t01 t10
4.1 2.5
A32OI Логический элемент 3И-2И-2ИЛИ-НЕ
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной
&
питания и выходом схемы: n-типа Nn=3 и p-типа Np=2.
A32OI
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 3 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
I0
I1
I2
I3
I4
& 1
O
Таблица задержек
Путь
I0O
Задержка, t01
t10
3.2 3.2
нс
I1O
t01
t10
3.0 3.0
I2O
t01
t10
2.7 2.7
ИПИ РАН и НПК «Технологический центр» МИЭТ
I3O
t01
t10
2.4 1.9
I4O
t01
t10
2.2 1.7
46
Описание базовых элементов
A333OI Логический элемент 3И-3И-3И-3ИЛИ-НЕ
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной пи&
тания и выходом схемы: n-типа Nn=3 и p-типа Np=3.
O
Рекомендуемая нагрузочная способность по выходу ≤ 3.
&
Размер элемента составляет 5 ячеек поля БМК.
A333OI
Область применения  синхронная и СС-схемотехника.
блица задержек
I0
I1
I2
I3
I4
I5
I6
I7
I8
& 1
Путь
I0O
Задержка, t01 t10
нс
5.2 4.7
Путь
I5O
Задержка, t01 t10
нс
4.6 4.2
I1O
t01 t10
5.0 4.6
I6O
t01 t10
4.0 3.8
I2O
t01 t10
4.8 4.7
I7O
t01 t10
3.7 3.5
I3O
t01 t10
4.9 4.2
I8O
t01 t10
4.0 3.7
I4O
t01 t10
4.3 4.2
A33OI Логический элемент 3И-3И-2ИЛИ-НЕ
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной
O
питания и выходом схемы: n-типа Nn=3 и p-типа Np=2.
&
Рекомендуемая нагрузочная способность по выходу ≤ 3.
A33OI
Размер элемента составляет 3 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
Таблица задержек
I0
I1
I2
I3
I4
I5
& 1
Путь
I0O
I1O
Задержка, t01 t10 t01 t10
3.2 3.6 2.9 3.4
нс
I2O
t01 t10
2.7 3.2
I3O
I4O
t01 t10 t01 t10
2.8 3.0 2.6 2.8
I5O
t01 t10
2.4 2.7
A41OI Логический элемент 4И-2ИЛИ-НЕ
I0
I1
I2
I3
I4
& 1
O
A41OI
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной
питания и выходом схемы: n-типа Nn=4 и p-типа Np=2.
Рекомендуемая нагрузочная способность по выходу ≤ 2.
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
47
Размер элемента составляет 3 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
Таблица задержек
Путь
I0O
01
t10
Задержка, t
нс
4.2 3.8
I1O
t01
t10
3.9 3.8
I2O
t01
t10
3.6 3.8
I3O
t01
t10
3.2 3.8
I4O
t01 t10
2.1 0.8
A42OI Логический элемент 4И-2И-2ИЛИ-НЕ
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной
питания и выходом схемы: n-типа Nn=4 и p-типа Np=2.
&
Рекомендуемая нагрузочная способность по выходу ≤ 2.
A42OI
Размер элемента составляет 3 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
I0
I1
I2
I3
I4
I5
& 1
O
Таблица задержек
Путь
I0O
I1O
Задержка, t01 t10 t01 t10
нс
3.7 4.8 3.9 4.4
I2O
I3O
t01 t10 t01 t10
3.4 4.3 3.1 4.1
I4O
I5O
t01 t10 t01 t10
2.7 2.0 2.5 1.9
A43OI Логический элемент 4И-3И-2ИЛИ-НЕ
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной
O
питания и выходом схемы: n-типа Nn=4 и p-типа Np=2.
&
Рекомендуемая нагрузочная способность по выходу ≤ 2.
A43OI
Размер элемента составляет 4 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
Таблица задержек
I0
I1
I2
I3
I4
I5
I6
& 1
Путь
I0O I1O I2O I3O I4O I5O I6O
Задержка, t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10
нс
3.8 5.2 3.7 5.2 3.5 4.8 3.1 4.7 2.5 3.0 2.7 3.2 3.0 3.3
ИПИ РАН и НПК «Технологический центр» МИЭТ
48
Описание базовых элементов
A44OI Логический элемент 4И-4И-2ИЛИ-НЕ
I0
I1
I2
I3
I4
I5
I6
I7
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной пиO
тания и выходом схемы: n-типа Nn=4 и p-типа Np=2.
&
Рекомендуемая нагрузочная способность по выходу ≤ 2.
Размер элемента составляет 4 ячейки поля БМК.
A44OI
Область применения  синхронная и СС-схемотехника.
Таблица задержек
& 1
Путь
I0O
Задержка, t01 t10
4.0 5.7
нс
Путь
I5O
01
t10
Задержка, t
нс
3.3 4.7
I1O
t01 t10
3.8 5.5
I6O
t01 t10
3.0 4.7
I2O
t01 t10
3.7 5.2
I7O
t01 t10
2.7 4.2
I3O
t01 t10
3.2 5.1
I4O
t01 t10
3.3 4.8
AD1P1 Неполный одноразрядный сумматор
с парафазными (со спейсером) входами
и унарным выходом
Элемент AD1P1 – неполный сумматор, выполняющий сложение двух парафазных одноразрядных чисел (A0, A0B и
B0, B0B) и парафазного сигнала переноса (CI, CIB). Результат – унарный сигнал суммы (S0).
AD1P1
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной питания и
выходом схемы: n-типа Nn=3 и p-типа Np=3.
Коэффициент объединения по входам A0 и A0B − 2.
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 4 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника. При использовании в СС-схеме все входы должны быть парафазными с любым, но
одинаковым, спейсером.
A0
A 0B
B0
S0
B 0B
CI
C IB
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
49
Таблица истинности
№
строки
1
2
3
4
5
6
7
8
9
10
11
12
13
14
A0
1
1
*
*
0
0
*
*
1
1
0
*
0
*
A0B
*
*
1
1
*
*
0
0
1
1
0
*
0
*
Входы
B0 B0B
1
*
*
1
1
*
*
1
0
*
*
0
0
*
*
0
0
0
*
*
1
1
1
1
*
*
0
0
CI
*
1
1
*
*
0
0
*
*
0
*
0
1
1
CIB
1
*
*
1
0
*
*
0
*
0
*
0
1
1
Выход
S0
0
0
0
0
1
1
1
1
Z
Z
Z
Z
Z
Z
Таблица задержек
Путь
A0S0 A0BS0 B0S0 B0BS0 CIS0
Задержка, t01 t10 t01 t10 t01 t10 t01 t10 t01 t10
6.2 3.6 6.2 3.3 6.0 3.4 6.0 3.1 6.5 3.9
нс
CIBS0
t01
t10
6.7 3.4
AD1P2 Неполный одноразрядный сумматор
с парафазными (со спейсером) входами
и унарным выходом (быстродействующая
модификация)
Максимальное количество последовательно соединенных
транзисторов – как у AD1P1; общее количество
транзисторов на 25 % больше, чем у AD1P1,
AD1P2
быстродействие на 5-10 % лучше.
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Коэффициент объединения по входам A0, A0B, CI, CIB − 2.
Размер элемента составляет 5 ячеек поля БМК.
A0
A 0B
B0
S0
B 0B
CI
C IB
Таблица задержек
Путь
A0S0 A0BS0 B0S0 B0BS0 CIS0 CIBS0
Задержка, t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01
t10
6.2 3.2 5.9 3.2 5.8 3.1 5.8 3.0 6.2 3.3 6.3 3.2
нс
ИПИ РАН и НПК «Технологический центр» МИЭТ
50
Описание базовых элементов
AD1P3 Неполный одноразрядный сумматор
с парафазными (со спейсером) входами
и выходами
Элемент AD1P3 – неполный сумматор, выполняющий сложение двух парафазных одноразрядных чисел (A0, A0B и B0,
B0B) и парафазного сигнала переноса (CI, CIB). Результат –
парафазный (со спейсером) сигнал суммы (S0, S0B).
AD1P3
При построении одноразрядного сумматора в составе ССсхемы элемент AD1P3 необходимо дополнить индикаторным элементом, фиксирующим окончание всех переходных процессов в элементе,
как показано на рисунке ниже (предполагается, что входные сигналы
индицируются по месту их формирования). Тип индикаторного элемента (2ИЛИ-НЕ, 2И-НЕ) определяется типом спейсера входных сигналов: при единичном спейсере используется элемент 2ИЛИ-НЕ (а),
при нулевом  2И-НЕ (б). Для получения полного одноразрядного
сумматора схема на рисунке должна быть дополнена формирователем
парафазного (со спейсером) сигнала переноса, например, на элементе
MAJP. Данный элемент в СС-схемах успешно заменяет собой два элемента AD1P1 или AD1P2, обеспечивая при этом меньшую на 60
100 % сложность реализации при несколько худшем (на 1012 %) быстродействии.
A0
A 0B
B0
S0
B 0B
C I S0B
C IB
A0
A0B
B0
B0B
CI
CIB
A0
A0B
B0 S0
B0B
CI S0B
CIB
AD1P3
а)
S0
S0B
1
NOR2
A0
A0B
B0
B0B
CI
CIB
A0
A0B
S0
B0
B0B
S0B
CI
CIB
AD1P3
I
б)
0B
S0
S0B
&
I
NAN2
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходом
схемы: n-типа Nn=3 и p-типа Np=3.
Коэффициент объединения по входам A0, A0B, B0, B0B – 2.
Рекомендуемая нагрузочная способность по выходам S0 и S0B ≤ 3.
Размер элемента составляет 5 ячеек поля БМК.
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
51
Область применения  синхронная и СС-схемотехника. При использовании в СС-схеме все входы должны быть парафазными со спейсером.
Тип спейсера может быть любым.
Таблица истинности
№
строки
1
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
13
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
A0
2
0
0
0
0
0
0
0
*
*
0
*
*
1
1
1
1
1
1
1
1
*
*
1
*
*
0
1
0
1
0
1
0
1
1
1
A0B
3
*
*
0
*
*
0
0
0
0
0
0
0
*
*
1
*
*
*
1
1
1
1
1
1
1
1
0
1
0
1
0
1
0
1
1
Входы
B0
B0B
4
5
0
*
0
0
0
*
0
0
*
0
*
0
0
*
0
0
0
*
*
0
*
0
0
0
1
*
1
1
1
*
1
1
1
*
*
1
*
1
1
*
1
1
1
*
*
1
*
1
1
1
0
1
0
1
1
0
1
0
0
1
0
1
1
0
1
0
0
0
*
*
CI
6
0
*
*
0
0
0
0
0
0
*
0
*
1
*
*
1
1
1
1
1
1
1
*
1
*
0
0
0
0
1
1
1
1
*
0
ИПИ РАН и НПК «Технологический центр» МИЭТ
CIB
7
0
0
0
*
0
*
*
*
0
0
0
0
1
1
1
*
1
1
*
*
*
1
1
1
1
1
1
1
1
0
0
0
0
*
0
Выходы
S0
S0B
8
9
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
0
1
0
0
1
1
0
0
1
0
1
1
0
Z
Z
52
Описание базовых элементов
Окончание таблицы
1
35
36
37
38
2
0
*
0
*
3
0
*
0
*
4
1
1
*
0
5
1
1
*
0
6
*
0
1
1
7
*
0
1
1
8
9
Z
Z
Z
Z
Таблица задержек
Путь
A0S0
Задержка, t01 t10
нс
7.6 3.0
Путь B0BS0
Задержка, t01 t10
7.4 3.7
нс
A0S0B
t01 t10
7.6 3.0
B0BS0B
t01 t10
7.4 3.7
A0BS0
t01 t10
7.6 3.0
CIS0
t01 t10
7.4 3.7
A0BS0B
t01 t10
7.6 3.0
CIS0B
t01 t10
7.4 3.7
B0S0
t01 t10
7.4 3.7
CIBS0
t01 t10
7.4 3.7
B0S0B
t01 t10
7.4 3.7
CIBS0B
t01 t10
7.4 3.7
AND4M Логический элемент 4И (однокаскадный)
Элемент предназначен для построения комбинационных и
управляющих подсхем в соответствии с выполняемой
функцией.
AND4M
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной питания и
внутренним выходом первого яруса схемы: n-типа Nn=4 и p-типа Np=1.
Рекомендуемая нагрузочная способность по выходу ≤ 5.
Размер элемента составляет 3 ячейки поля БМК.
Область применения  синхронная и CC-схемотехника.
I0
I1
I2
I3
&
O
Таблица задержек
Путь
I0O
01
t10
Задержка, t
нс
0.9 0.6
I1O
t01
t10
0.9 0.6
I2O
t01
t10
0.8 0.6
I3O
t01
t10
0.7 0.5
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
53
AOAI1 Логический элемент 2И-2И-2ИЛИ-2И-НЕ
Элемент предназначен для построения комбинационных и
управляющих подсхем в соответствии с выполняемой
&
функцией.
AOAI1
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной
питания и выходом схемы: n-типа Nn=3 и p-типа Np=2.
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 3 ячейки поля БМК.
Область применения  синхронная и CC-схемотехника.
I0
I1
I2
I3
I4
& 1 &
O
Таблица задержек
Путь
I0O
t10
Задержка, t01
нс
3.0 2.9
I1O
t01
t10
3.3 3.0
I2O
t01
t10
2.9 2.7
I3O
t01
t10
2.7 2.6
I4O
t01 t10
1.6 2.2
AOAI2 Логический элемент 2И-2И-3ИЛИ-2И-НЕ
Элемент предназначен для построения комбинационных и
управляющих подсхем в соответствии с выполняемой
&
функцией.
Максимальное количество последовательно соединенных
AOAI2
транзисторов в цепочках между общей шиной или шиной питания и выходом схемы: n-типа Nn=3 и p-типа Np=3.
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 3 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
I0
I1
I2
I3
I4
I5
&1&
O
Таблица задержек
Путь
I0O
I1O
Задержка, t01 t10 t01 t10
1.3 1.7 1.3 1.7
нс
I2O
t01 t10
1.3 1.9
I3O
t01 t10
1.4 1.9
ИПИ РАН и НПК «Технологический центр» МИЭТ
I4O
t01 t10
1.0 1.2
I5O
t01 t10
0.5 1.7
54
Описание базовых элементов
AOAI8 Логический элемент
Элемент предназначен для построения комбинационных и
управляющих подсхем в соответствии с выполняемой
& 1
функцией.
Максимальное количество последовательно соединенных
AOAI8
транзисторов в цепочках между общей шиной или шиной питания и выходом схемы: n-типа Nn=4 и p-типа Np=2.
Рекомендуемая нагрузочная способность по выходу ≤ 2.
Размер элемента составляет 3 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
I0
I1
I2
I3
I4
I5
& 1 &
O
Таблица задержек
Путь
I0O
Задержка, t01 t10
нс
1.1 1.7
I1O
I2O
t01 t10 t01 t10
1.1 1.7 0.9 1.1
I3O
I4O
I5O
t01 t10 t01 t10 t01 t10
1.0 1.6 0.9 1.5 0.7 1.0
AOAO1 Индикаторный элемент
Элемент предназначен для построения комбинационных и управляющих подсхем в соответствии с выпол&
няемой функцией.
O
& 1 &
Максимальное количество последовательно соединенI5
I6
&
ных транзисторов в цепочках между общей шиной или
I7
шиной питания и внутренним выходом первого каскада
AOAO1
схемы: n-типа Nn=3 и p-типа Np=4.
Коэффициент объединения по входам I1, I3  2.
Рекомендуемая нагрузочная способность по выходу ≤ 5.
Размер элемента составляет 6 ячеек поля БМК.
Область применения  СС-схемотехника; первичное использование –
в составе макроэлемента R1CE20.
I0
I1
I2
I3
I4
& 1 & 1
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
55
Таблица задержек
Путь
Задержка,
нс
Путь
Задержка,
нс
I0O
t01 t10
2.3 2.4
I6O
t01 t10
1.7 1.7
I1O
t01 t10
2.2 1.9
I7O
t01 t10
2.0 1.8
I0
I1
I2
I3
I4
I2O
I3O
t01 t10 t01 t10
3.0 2.7 2.3 2.2
I4O
I5O
t01
t10 t01 t10
2.7 2.7 2.2 2.7
& 1 & 1
&
OB
O
& 1 &
INV
I5
&
I6
I7
Функциональная схема AOAO1
AOAOAI Индикаторный элемент с нулевым
спейсером для четырех бифазных и одного
унарного входов
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной
питания и выходом схемы: n-типа Nn=4 и p-типа Np=3.
Коэффициент объединения по входам I2, I2B  2.
Рекомендуемая нагрузочная способность по выходу ≤ 2.
AOAOAI
Размер элемента составляет 6 ячеек поля БМК 5503/5507.
Область применения  индикаторный элемент в СС-схемотехнике.
Пример его использования для реализации саморемонта в мультиплексоре отказоустойчивого регистра показан на рисунке ниже. Здесь
A, AB и B, BB  парафазные информационные сигналы от рабочего и
резервного разрядов триггера; Т, ТВ  сигналы выборки работоспособного разряда; E  сигнал управления; Y, YB  информационные
выходы мультиплексора; I  индикаторный выход.
I0 I
I0B
I1
I1B
I2 O
I2B
I3
I3B
E
ИПИ РАН и НПК «Технологический центр» МИЭТ
56
Описание базовых элементов
& 1
AB
BB
Y
&
I
I0
I0B
I1
I1B
I2 O
I2B
I3
I3B
E
A221OI
& 1
A
B
TB
&
I
AOAOAI
A221OI
YB
T
E
Пример использования элемента AOAOAI
I1B
I2B
& 1 & 1 &
I0B
I2
I3
&
O
& 1 &
I0
&
I1
I3B
E
AOAOAI
Функциональная схема AOAOА1
Принципиальная схема элемента AOAOAI учитывает наличие определенной дисциплины значений пар входов (I0, I0B), (I1, I1B), (I2,
I2B), (I3, I3B). При некоторых запрещенных комбинациях входов,
приведенных в таблице ниже, выход элемента находится в высокоимпедансном состоянии.
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
57
Таблица запрещенных состояний
№№
1
2
3
4
5
6
1)
I0
1
*
0
*
0
1
I0B
1
*
0
*
0
1
I1
1
*
0
*
0
1
I1B
1
*
0
*
0
1
I2
*1)
1
*
0
1
0
I2B
*
1
*
0
1
0
I3
0
0
1
1
*
*
I3B
0
0
1
1
*
*
E
1
1
1
1
1
1
O
Z
Z
Z
Z
Z
Z
Любое значение
Таблица задержек
Путь
Задержка,
нс
Путь
Задержка,
нс
I0O
I0BO
I1O
t01 t10 t01 t10 t01 t10
6.9 4.7 7.7 2.7 6.9 2.5
I3O
I3BO
EO
t01 t10 t01 t10 t01 t10
7.2 4.4 6.7 4.2 2.0 3.8
I1BO
I2O
t01 t10 t01 t10
7.7 2.5 6.6 2.1
I2BO
t01 t10
7.1 4.7
AOAOI1 Логический элемент 2И-2И-2ИЛИ-2И-2ИЛИ-НЕ
Элемент предназначен для построения комбинационных и
управляющих подсхем в соответствии с выполняемой ло&
гической функцией.
Максимальное количество последовательно соединенных
AOAOI1
транзисторов в цепочках между общей шиной или шиной
питания и выходом схемы: n-типа Nn=3 и p-типа Np=3.
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента  3 ячейки поля БМК.
Область применения  синхронная и CC-схемотехника.
I0
I1
I2
I3
I4
I5
&1 &1
O
Таблица задержек
Путь
I0O
I1O
Задержка, t01 t10 t01 t10
5.1 3.3 5.3 3.4
нс
I2O
t01 t10
4.7 3.1
I3O
t01 t10
5.1 3.2
ИПИ РАН и НПК «Технологический центр» МИЭТ
I4O
t01 t10
3.5 2.7
I5O
t01 t10
2.3 0.9
58
Описание базовых элементов
AOAOI2 Логический элемент
2И-2И-2ИЛИ-2И-2И-2И-3ИЛИ-НЕ
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной пи&
O
тания и выходом схемы: n-типа Nn=3 и p-типа Np=4.
&
Рекомендуемая нагрузочная способность по выходу ≤ 2.
&
Размер элемента составляет 5 ячеек поля БМК.
AOAOI2
Область применения: в основном – индикаторные элементы для СС-схемотехники.
Пример использования для реализации разряда регистра сдвига с интегрированным входным мультиплексором показан на рисунке ниже. Здесь
WR и WRB  сигналы выбора режима работы разряда, E1 и E2  управляющие сигналы, NR  сигнал синхронного сброса, D и DB  первый
парафазный информационный вход, Q и QB  второй парафазный информационный вход. Здесь предполагается, что сигналы WR и WRB 
статические. При инициализации схемы WR=1, WRB=0, и при E1=1,
E2=0 в разряд регистра записывается состояние информационных входов D и DB. В режиме сдвига WR=0, WRB=1, и в разряд регистра записывается состояние входов Q и QB, которые в многоразрядном регистре
подключены к информационным выходам предыдущего разряда. Таким
образом, запись начального состояния в разряд регистра не является
строго самосинхронной.
I0
I1
I2
I3
I4
I5
I6
I7
I8
& 1 & 1
Таблица задержек
Путь
Задержка,
нс
Путь
Задержка,
нс
I0O
t01 t10
7.7 4.9
I7O
t01 t10
4.7 2.5
I1O I2O I3O I4O I5O I6O
t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10
8.2 5.0 7.4 4.7 7.8 4.7 5.7 4.4 5.1 2.9 5.3 3.0
I8O
t01 t10
5.0 2.7
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
59
Функциональная схема самосинхронного разряда регистра сдвига
AOAOI3 Логический элемент
2И-2И-2ИЛИ-2И-2И-2ИЛИ-НЕ
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной пиO
тания и выходом схемы: n-типа Nn=3 и p-типа Np=3.
&
Рекомендуемая нагрузочная способность по выходу ≤ 3.
AOAOI3
Размер элемента  4 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
Пример использования  входной каскад разряда регистра сдвига со встроенным мультиплексором, схема которого представлена на рисунке в описании логического элемента AOAOI2. Его использование обеспечивает
реализацию синхронного сброса с помощью сигнала NR.
I0
I1
I2
I3
I4
I5
I6
& 1 &1
&
Таблица задержек
Путь
I0O
I1O
I2O
I3O I4O I5O I6O
Задержка, t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10
4.9 3.8 5.2 3.9 4.6 3.6 4.8 3.7 4.2 3.2 2.7 2.0 3.0 2.0
нс
ИПИ РАН и НПК «Технологический центр» МИЭТ
60
Описание базовых элементов
AOAOI4 Индикаторный элемент с нулевым
спейсером для пяти бифазных и одного
унарного входов
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной
питания и выходом схемы: n-типа Nn=4 и p-типа Np=5.
Коэффициент объединения по входам I0, I0B, I3, I3B  2.
Рекомендуемая нагрузочная способность по выходу  1.
Размер элемента составляет 8 ячеек поля БМК.
AOAOI4
Область применения  индикаторный элемент в ССсхемотехнике для реализации разряда отказоустойчивого регистра сдвига
со свойством саморемонта (на рисунке ниже). Здесь Y0, Y0B и Y1, Y1B 
информационные выходы двух предыдущих разрядов регистра сдвига; Т0,
Т1  признаки работоспособности предыдущего разряда; E  вход разрешения; NR  сигнал синхронного сброса; Q, QB  информационные выходы данного разряда; I  индикаторный выход.
I0 I
I0B
I1
I1B
I2
I2B O
I3
I3B
I4
I4B
E
Y1
Y0
NR
T1
Q
& 1 &1
&
1 &
&
O21AI
AOAOI3
1 &
Y1B
Y0B
T0
I
I
AOAOI4
& 1 &1
&
I0
I0 B
I1
I1 B
I2
I2 B
I3
I3 B
I4
I4 B
E
O21AI
QB
AOAOI1
E
Схема разряда самосинхронного отказоустойчивого регистра сдвига
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
61
Таблица задержек
Путь
I0O
Задержка, t01 t10
9.9 6.5
нс
Путь
I3BO
01
t10
Задержка, t
нс
13.5 5.0
I0BO
t01 t10
9.8 6.6
I4O
t01 t10
10.2 3.2
I0
I1
I2
I0B
I3B
I1B
I2B
I3
E
I4
I4B
I1O
t01 t10
15.4 9.0
I4BO
t01 t10
10.2 3.2
I1BO I2O I2BO I3O
t01 t10 t01 t10 t01 t10 t01 t10
15.4 9.0 15.4 9.0 15.4 9.0 13.5 5.0
EO
t01 t10
10.1 9.2
& 1&1&1
&
& 1&
O
&
&
&
AOAOI4
Функциональная схема AOAOI4
AOAOI5 Элемент формирования ускоренного
переноса
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной
питания и выходами схемы: n-типа Nn=3 и p-типа Np=3.
AOAOI5
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 3 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника. При этом его
входами являются поразрядные вспомогательные функции генерации
(gi) и распространения (pi) переноса. Служит для реализации инверсии
двухразрядного ускоренного переноса по формуле:
I0
I1
I2
I3
I4
& 1 & 1
O
CB2  (C0 * p0  g 0 ) * p1  g1 ,
где С0 и СB2  входы сигнала прямого и инверсного переноса в первый и третий разряды сумматора соответственно, и для формирования
ИПИ РАН и НПК «Технологический центр» МИЭТ
62
Описание базовых элементов
функции инверсии групповой трехразрядной генерации переноса по
формуле:
GB2  ( g 0 * p1  g1 ) * p2  g 2
Может использоваться также и для реализации соответствующей логической функции, не связанной с переносом.
Таблица задержек
Путь
I0O
Задержка, t01 t10
нс
6.0 3.2
I1O
t01 t10
5.7 3.2
I2O
t01 t10
4.5 2.1
I3O
t01 t10
3.2 1.8
I4O
t01 t10
2.4 1.0
AOAOI6 Элемент формирования ускоренного
переноса
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или
O
шиной питания и выходами схемы: n-типа Nn=4, p-типа
Np=4.
AOAOI6
Рекомендуемая нагрузочная способность по выходу ≤ 2.
Размер элемента составляет 4 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника. При этом его
входами являются поразрядные вспомогательные функции генерации
(gi) и распространения (pi) переноса. Служит для реализации инверсии
трехразрядного ускоренного переноса:
I0
I1
I2
I3
I4
I5
I6
& 1 &1 &1
CB3  ((C0 * p0  g 0 ) * p1  g1 ) * p2  g 2 ,
где С0 и СB3  входы прямого и инверсного сигнала переноса в первый и четвертый разряды сумматора, соответственно, и для формирования функции инверсии групповой четырехразрядной генерации переноса:
GB3  (( g 0 * p1  g1 ) * p2  g 2 ) * p3  g 3
Может использоваться также и для реализации соответствующей логической функции, не связанной с переносом.
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
63
Таблица задержек
Путь
I0O I1O
I2O
I3O I4O I5O I6O
Задержка, t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10
10.4 5.4 9.9 5.2 8.2 3.8 6.6 3.3 5.4 2.3 3.8 2.1 3.1 1.2
нс
AOAOI7 Логический элемент
I0
I1
I2
I3
I4
I5
I6
I7
&1 & 1
O
& 1 &
AOAOI7
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной
питания и выходом схемы: n-типа Nn=3 и p-типа Np=4.
Рекомендуемая нагрузочная способность по выходу ≤ 2.
Размер элемента составляет 4 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
Таблица задержек
Путь I0O I1O I2O I3O I4O I5O I6O I7O
Задержка, t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10
нс
1.9 2.6 1.8 2.4 1.6 1.7 1.2 1.5 1.7 2.2 1.7 2.1 1.4 1.3 0.9 1.2
ARB0 Асинхронный арбитр
Элемент ARB0 – электронный арбитр сигналов R0 и R1 (Request), запросов на предоставление общего ресурса. Высокий
ARB0
уровень входных сигналов R0 и R1 переводит арбитр в состояние паузы (A0=A1=0). Низкий уровень на одном из входов (например,
R0=0) переводит соответствующий сигнал разрешения доступа к ресурсу в
состояние единицы (A0=1) и блокирует переход в активное состояние второго выхода до снятия сигнала запроса R0. Арбитр обеспечивает выделение права доступа к общему ресурсу в соответствии с очередностью прихода сигналов запроса на входы R0 и R1.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходом
схемы: n-типа Nn=3 и p-типа Np=3.
Рекомендуемая нагрузочная способность по выходам A0 и A1 ≤ 5.
Размер элемента составляет 5 ячеек поля БМК.
Область применения  синхронная и СС-схемотехника.
R0
AR A 0
R1
A1
ИПИ РАН и НПК «Технологический центр» МИЭТ
64
Описание базовых элементов
Таблица истинности
№
строки
1
2
3
4
5
Входы
R0
R1
1
1
0
1
0
1→0
1
0
1→0
0
Выходы
A0
A1
0
0
1
0
1
0
0
1
0
1
Таблица задержек
Путь
R0A0
01
t10
Задержка, t
нс
4.8 2.1
R0A1
t01
t10
5.6 5.6
R1A0
t01
t10
4.8 2.1
R1A1
t01
t10
4.8 2.1
BPC0 Преобразователь бифазного сигнала
в парафазный с нулевым спейсером
Элемент BPC0 преобразует входной бифазный сигнал (B,
BB) в выходной парафазный (P, PB) с нулевым спейсером.
BPC0
При высоком уровне на входе разрешения E=1 на выходе
(P, PB) формируется спейсер (P=PB=0). При E=0 на выходы транслируются входы в соответствии с таблицей истинности.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
схемы: n-типа Nn=1 и p-типа Np=2.
Коэффициент объединения по входу E − 2.
Рекомендуемая нагрузочная способность по всем выходам ≤ 4.
Размер элемента составляет 2 ячейки поля БМК.
Область применения  СС-схемотехника, для формирования входов
комбинационных схем, а также для преобразования бифазных выходов триггерных элементов в парафазный код при передаче данных
удаленному приемнику.
B B/PP
BB
E
PB
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
65
Таблица истинности
№
строки
1
2
3
4
5
6
7
B
*
1
0
0
*

1
Входы
BB
*
0
1
0

*
1
Выходы
P
PB
0
0
0
1
1
0
1
1
X
X
0
0
E
1
0
0
0
0
0
0
Таблица задержек
Путь
Задержка,
нс
EP
t01 t10
1.8 0.7
EPB
t01
t10
1.8 0.7
BPC1 Преобразователь бифазного сигнала
в парафазный с единичным спейсером
Элемент BPC1 преобразует входной бифазный сигнал (B,
BB) в парафазный (P, PB) с единичным спейсером. При
BPC1
низком уровне на входе разрешения E=0 на выходе (P,
PB) формируется спейсер (P=PB=1). При E=1 на выходы транслируются входы в соответствии с таблицей истинности.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
схемы: n-типа Nn=2 и p-типа Np=1.
Коэффициент объединения по входу E − 2.
Рекомендуемая нагрузочная способность по всем выходам ≤ 4.
Размер элемента составляет 2 ячейки поля БМК.
Область применения  СС-схемотехника, для формирования входов
комбинационных схем, а также для преобразования бифазных выходов триггерных элементов в парафазный код при передаче данных
удаленному приемнику.
B B/PP
BB
PB
E
ИПИ РАН и НПК «Технологический центр» МИЭТ
66
Описание базовых элементов
Таблица истинности
№ строки
1
2
3
4
5
6
7
B
*
1
0
1
*

0
Входы
BB
*
0
1
1

*
0
E
0
1
1
1
1
1
1
Выходы
P
PB
1
1
0
1
1
0
0
0
X
X
1
1
Таблица задержек
Путь
Задержка,
нс
EP
t01
t10
0.8
0.9
EPB
t01
t10
0.8
0.9
C0CI Счетный триггер с нулевым спейсером, самосинхронным сбросом и индикаторным выходом
Элемент C0CI – счетный триггер с самосинхронным сигналом сброса (C), счетным входом (T), парафазным инC0CI
формационным выходом (Q, QB) и индикаторным выходом (I).
Самосинхронный сброс осуществляется низким уровнем сигнала C
(С=0) при низком уровне счетного входа (T=0). В элементе C0CI процедура самосинхронного сброса обеспечивается блокировкой элемента –
источника индикаторного сигнала I входом С=0 и реализацией последовательности переключения внутренних элементов при его сбросе: последним должен переключиться выход элемента Q. Окончание сброса
должно индицироваться внешней аппаратурой.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
элементов схемы: n-типа Nn=3 и p-типа Np=2.
Коэффициент объединения по входу T − 4, по входу С − 2.
T TT Q
QB
C
I
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
67
Рекомендуемая нагрузочная способность элемента по выходам Q и
QB – 1, по выходу I ≤ 3.
Размер элемента составляет 9 ячеек поля БМК.
Область применения  СС-схемотехника.
Таблица истинности
№
Входы
Выходы
строки
T
C
Q+
QB+
I
1
0
0
0
1
1
2
0
0
1
1
01
3
1
хранение
0
01
4
1
QB
Q
1
10
51)
1
0
хранение
1
1)
Нарушение самосинхронной предустановки.
Таблица задержек
Путь
TQ
Задержка, t01 t10
нс
2.9 4.7
TQB
t01 t10
2.9 4.7
TI
t01 t10
7.6 6.2
CQ
t10
7.6
CQB
t01
5.7
C0CP Разряд последовательного счетчика
с нулевым спейсером, самосинхронными
сбросом и установкой
Элемент C0CP – разряд последовательного счетчика с
самосинхронными сигналами сброса (C) и установки (P),
счетным входом (T), счетным выходом (OT), выходом
C0CP
частичной индикации (I), бифазным информационным
выходом (Q, QB).
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
элементов схемы: n-типа Nn=3 и p-типа Np=2.
Коэффициент объединения по входу T −2.
Рекомендуемая нагрузочная способность по выходам Q и QB ≤ 2, по
выходам I и OT ≤ 3.
Размер элемента составляет 8 ячеек поля БМК.
Область применения  СС-схемотехника.
Пример использования в составе четырехразрядного самосинхронного
T
C
P
TT
Q
QB
I
OT
ИПИ РАН и НПК «Технологический центр» МИЭТ
68
Описание базовых элементов
последовательного счетчика показан на рисунке ниже. Переключение
разряда счетчика в новое состояние происходит по переднему фронту
счетного входа T; начальная установка и сброс осуществляется высоким уровнем соответствующего входного сигнала. Индикация счетчика реализуется достаточно простой подсхемой из элементов И-НЕ и
ИЛИ-НЕ, контролирующей также окончание начальной установки.
T
T
C
P
C
P
TT
Q
QB
I
OT
Q0
Q0B
&
C0CP
NAN2
T
C
P
TT
Q
QB
I
OT
Q1
Q1B
C0CP
T
C
P
TT
Q
QB
I
OT
1
Q2
Q2B
I
NOR2
C0CP
T
C
P
TT
Q
QB
I
OT
Q3
Q3B
C0CP
&
NAN3
OT
Функциональная схема четырехразрядного самосинхронного счетчика
Таблица истинности
№ строки
1
2
3
4
5
6
7
81)
92)
102)
T
0
0
0
0
0
01
10
*
1
1
Входы
C
1
10
0
0
0
0
0
1
1
0
P
0
0
1
10
0
0
0
1
0
1
I
1
Q
1
Q
Q
1
Q
1
1
1
Выходы
Q + QB+
OT
1
0
1
QB
хранение
1
1
0
QB
хранение
QB
хранение
1
QB
Q
QB
хранение
1
1
1
1
0
1
1
1
0
1)
Неопределенное состояние всех выходов после перехода к комбинации
С=P=0.
2)
Нарушение самосинхронной предустановки.
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
69
Таблица задержек
Путь
TQ
TQB
TI
TOT CQ CQB CI
Задержка, t01 t10 t01 t10 t01 t10 t01 t10
t10
t01
t10
нс
5.3 7.3 5.7 7.0 8.4 6.0 9.2 5.9
4.5
2.7
4.2
Путь
COT
PQ
PQB
PI POT
t01
t01
t10
t01
t10
Задержка,
нс
6.4
2.5
4.0
5.5
4.2
C0R Разряд последовательного счетчика
с нулевым спейсером и синхронным сбросом
Элемент C0R – разряд последовательного счетчика с синхронным сигналом сброса (R), счетным входом (T), бифазным информационным выходом (Q, QB), счетным выхоC0R
дом (OT) и выходом частичной индикации (I).
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
элементов схемы: n-типа Nn=3 и p-типа Np=1.
Коэффициент объединения по входу T − 2.
Рекомендуемая нагрузочная способность по выходам I, OT ≤ 3, по выходам Q, QB ≤ 2.
Размер элемента составляет 8 ячеек поля БМК.
Область применения  СС-схемотехника.
Таблица истинности
T TT Q
QB
R
I
OT
№
строки
1
2
3
4
51)
61)
1)
Входы
T
R
0
0
0
01
1
01
1
10
0
01
1
10
I
0
Q
1
Q
0
/Q
Выходы
Q+
QB+
OT
1
0
1
QB
хранение
1
QB
Q
QB
хранение
1
1
1
хранение
1
Нарушение предустановки.
ИПИ РАН и НПК «Технологический центр» МИЭТ
70
Описание базовых элементов
Таблица задержек
Путь
TQ TQB TI TOT RQ RQB RI ROT
01
t10 t01 t10 t01 t10 t01 t10 t10
t01
t10
t01
Задержка, t
3.0 5.0 3.7 4.7 5.8 2.7 6.3 2.3 2.7
1.4
2.4
4.1
нс
C0RI Счетный триггер с нулевым спейсером,
синхронным сбросом и индикаторным
выходом
Элемент C0RI – счетный триггер с синхронным сигналом
сброса (R), счетным входом (T), бифазным информационC0RI
ным выходом (Q, QB) и сигналом окончания переходных
процессов (I).
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
элементов схемы: n-типа Nn=2 и p-типа Np=2.
Коэффициент объединения по входу T − 4.
Рекомендуемая нагрузочная способность по выходам Q, QB ≤ 2, по выходу I ≤ 3.
Размер элемента составляет 9 ячеек поля БМК.
Область применения  СС-схемотехника.
T TT Q
QB
R
I
Таблица истинности
№
строки
1
2
3
4
51)
1)
Входы
T
R
0
0
0
01
1
01
1
10
1
0
Выходы
Q+
QB+
0
1
0
1
хранение
QB
Q
хранение
I
1
1
10
01
0
Нарушение предустановки.
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
71
Таблица задержек
Путь
TQ
TQB
TI
01
10
01
10
01
t
t
t
t
t
t10
Задержка,
3.5 5.7 3.5 5.7 8.2 6.4
нс
RQ RQB
t10
t01
9.1
6.8
RI
t10
3.6
C1C Разряд последовательного счетчика с единичным спейсером и самосинхронным сбросом
Элемент C1C – разряд последовательного счетчика с сигналом самосинхронного сброса (C), счетным входом (T),
C
счетным выходом (OT), выходом частичной индикации (I),
C1C
информационным бифазным выходом (Q, QB).
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
элементов схемы: n-типа Nn=4 и p-типа Np=1.
Коэффициент объединения по входу T – 2, по входу С  3.
Рекомендуемая нагрузочная способность по всем выходам ≤ 2.
Размер элемента составляет 9 ячеек поля БМК.
Область применения  СС-схемотехника. Используется аналогично
элементу C1CP.
T
TT Q
QB
I
OT
Таблица истинности
№
строки
1
2
3
4
51)
1)
Входы
T
C
1
0
1
01
1
10
1
01
0
0
I
1
1
Q
1
1
Выходы
Q+
QB+
OT
1
0
1
1
хранение
QB
хранение
1
QB
Q
1
хранение
Нарушение предустановки.
Таблица задержек
Путь
TQ TQB TI TOT CQ CQB CI COT
Задержка, t01 t10 t01 t10 t01 t10 t01 t10 t10
t01
t01 t10 t01 t10
нс
4.1 5.2 3.8 5.4 6.9 3.7 7.0 3.5 6.4
5.1 1.3 1.9 1.6 2.1
ИПИ РАН и НПК «Технологический центр» МИЭТ
72
Описание базовых элементов
C1CP Разряд последовательного счетчика
с единичным спейсером, самосинхронными
сбросом и установкой
Элемент C1CP – разряд последовательного счетчика с самосинхронными сигналами сброса (C) и установки (P), счетным входом
(T), счетным выходом (OT), выходом частичной индикации (I),
C1CP
бифазным информационным выходом (Q, QB).
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
элементов схемы: n-типа Nn=4 и p-типа Np=1.
Коэффициент объединения по входу T – 2, по входам С и P  3.
Рекомендуемая нагрузочная способность по выходам Q, QB ≤ 2, по
выходам I, OT – 1.
Размер элемента составляет 10 ячеек поля БМК.
Область применения  СС-схемотехника.
Пример использования в составе четырехразрядного самосинхронного
последовательного счетчика показан на рисунке ниже. Здесь С  общий
вход сброса; P  общий вход установки; Т  счетный вход; (Q0, Q0B) 
(Q3, Q3B)  информационные бифазные выходы; I  индикаторный выход; ОТ  счетный выход. Переключение разряда счетчика в новое состояние происходит по переднему фронту его счетного входа T.
T TT Q
C
QB
P
I
OT
T
T
C
P
TT
Q
QB
I
OT
Q0
Q0B
&
C1CP
NAN2
C
T
C
P
TT
Q
QB
I
OT
Q1
Q1B
1
C1CP
T
C
P
TT
Q
QB
I
OT
I
NOR2
Q2
Q2B
C1CP
P
T
C
P
TT
C1CP
Q
QB
I
OT
Q3
Q3B
&
NAN3
Функциональная схема четырехразрядного самосинхронного
счетчика на элементах С1СP
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
73
Таблица истинности
№
Входы
строки T
C
P
1
1
0
1
2
1
1
01
3
1
1
0
4
1
1
01
5
0
1
1
6
1
1
01
7
1
1
10
81)
*
0
0
91)
0
0
1
101)
0
1
0
1)
I
1
1
1
1
Q
1
Q
1
1
1
Выходы
Q+
QB+
OT
1
0
1
1
хранение
1
1
0
1
хранение
QB
хранение
1
QB
Q
QB
хранение
1
хранение
1
хранение
1
хранение
Нарушение предустановки.
Таблица задержек
Путь
Задержка,
нс
Путь
Задержка,
нс
TQ
TQB
TI
TOT CQ CQB CI
t01 t10 t01 t10 t01 t10 t01 t10
t10
t01
t01 t10
4.2 5.8 4.5 5.3 7.0 4.6 7.7 3.9
6.8
5.6 1.3 2.4
COT
PQ
PQB
PI
POT
t01 t10
t01
t10
t01 t10 t01 t10
1.5 2.7
6.2
7.5
1.7 2.8 1.7 3.0
CMPP Одноразрядный компаратор для парафазных
сигналов с выработкой сигнала
эквивалентности
Элемент CMPP выполняет функцию "равнозначности" для
парафазных сигналов. Элемент "неравнозначности" полуB EQ B
BB
чается, если поменять местами выходы.
CMPP
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной питания и
выходами схемы: n-типа Nn=2 и p-типа Np=2.
Коэффициент объединения по входам B и BB − 2.
Рекомендуемая нагрузочная способность по выходам ≤ 4.
Размер элемента составляет 3 ячейки поля БМК.
Область применения  СС-схемотехника.
A
AB
EQ
ИПИ РАН и НПК «Технологический центр» МИЭТ
74
Описание базовых элементов
Таблица истинности
№ строки
1
2
3
4
5
6
7
8
9
10
11
12
13
14
A
*
0
0
0
1
1
0
0
*
1
1
1
1
0
Входы
AB
B
0
0
*
0
0
*
0
0
0
1
0
0
1
1
1
0
1
1
*
1
1
*
1
1
1
0
0
1
BB
0
0
0
*
0
1
0
1
1
1
1
*
0
1
Выходы
EQ
EQB
1
1
1
1
1
1
1
1
1
0
0
1
0
1
1
0
0
0
0
0
0
0
0
0
Z
Z
Таблица задержек
Путь
Задержка,
нс
Путь
Задержка,
нс
AEQ
t01 t10
3.2 1.4
BBEQ
t01 t10
2.7 1.7
AEQB ABEQ ABEQB BEQ BEQB
t01
t10
t01 t10 t01
t10
t01 t10 t01 t10
3.3 1.7 3.3 1.7 3.3 1.5 2.7 1.7 2.7 1.7
BBEQB
t01
t10
2.7 1.7
CMPP0 Одноразрядный компаратор для парафазных сигналов с нулевым спейсером,
парафазным выходом и индикацией входов
Элемент CMPP0 выполняет функцию "равнозначности"
для парафазных сигналов (A, AB) и (B, BB) с нулевым
B
BB
I
спейсером. Элемент "неравнозначности" получается, если
CMPP0
поменять местами выходы O и OB. Индикаторный выход I
фиксирует окончание переключения входов в спейсерное состояние
A=AB=B=BB=0 значением I=1.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
A
AB
O
OB
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
75
схемы: n-типа Nn=2 и p-типа Np=4.
Коэффициент объединения по входам B и BB −3, по входам A и AB − 2.
Рекомендуемая нагрузочная способность по выходам О, ОВ ≤ 4, по выходу I ≤ 2.
Размер элемента составляет 5 ячеек поля БМК.
Область применения  СС-схемотехника.
Таблица истинности
№
строки
1
2
3
4
5
6
7
8
9
10
11
A
0
1
0
0
0
1
1
0
0
1
0
Входы
AB
B
0
0
0
0
1
0
0
1
0
0
0
1
0
0
1
1
1
0
1
0
0
1
BB
0
0
0
0
1
0
1
0
1
0
1
O
1
1
1
1
1
1
0
0
1
Выходы
OB
1
1
1
1
1
0
1
1
0
Z
Z
I
1
0
0
0
0
0
0
0
0
0
0
Таблица задержек
Путь
Задержка,
нс
Путь
Задержка,
нс
AO
t01
t10
2.3 1.2
BO
t01
t10
1.7 1.2
AOB
t01 t10
2.2 1.4
BOB
t01 t10
1.7 1.2
AI
t01 t10
4.7 0.9
BI
t01 t10
4.2 0.9
ABO
t01 t10
2.2 1.4
BBO
t01 t10
1.7 1.2
ABOB
t01
t10
2.2 1.2
BBOB
t01
t10
1.7 1.2
ABI
t01 t10
4.4 0.9
BBI
t01 t10
4.1 0.9
CMPP1 Одноразрядный компаратор для
парафазных сигналов c единичным
спейсером, парафазным выходом и
индикацией входов
Элемент CMPP1 выполняет функцию "равнозначности"
для парафазных сигналов (A, AB) и (B, BB) с единичным
I
спейсером. Элемент "неравнозначности" получается, если
CMPP1
поменять местами выходы O и OB. Индикаторный выход I
фиксирует окончание переключения входов в спейсерное состояние
A=AB=B=BB=1 значением I=0.
A
AB
O
OB
B
BB
ИПИ РАН и НПК «Технологический центр» МИЭТ
76
Описание базовых элементов
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
схемы: n-типа Nn=4 и p-типа Np=2.
Коэффициент объединения по входам B и BB −3, по входам A и AB − 2.
Рекомендуемая нагрузочная способность по выходам О, ОВ ≤ 4, по
выходу I ≤ 2.
Размер элемента составляет 5 ячеек поля БМК.
Область применения  СС-схемотехника.
Таблица истинности
№
строки
1
2
3
4
5
6
7
8
9
10
11
A
1
1
0
0
0
1
1
1
1
1
0
Входы
AB
B
0
1
0
0
1
1
1
0
1
1
0
1
1
0
1
1
1
1
1
0
0
1
BB
0
1
0
1
1
1
1
0
1
0
1
O
1
0
0
1
0
0
0
0
0
Выходы
OB
0
1
1
0
0
0
0
0
0
Z
Z
I
1
1
1
1
1
1
1
1
0
1
1
Таблица задержек
Путь
Задержка,
нс
Путь
Задержка,
нс
AO
AOB
t01 t10 t01
t10
2.3 1.2 2.2 1.4
BO
BOB
t01 t10 t01
t10
1.7 1.2 1.7 1.2
AI
ABO
t01 t10 t01
t10
4.7 0.9 2.2 1.4
BI
BBO
t01 t10 t01
t10
4.2 0.9 1.7 1.2
ABOB
t01 t10
2.2 1.2
BBOB
t01 t10
1.7 1.2
ABI
t01 t10
1.4 2.2
BBI
t01 t10
1.1 1.6
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
77
D0E10 Однотактный D-триггер с нулевым
спейсером и разрешением записи
Элемент D0E10 – однотактный D-триггер с унарным информационным входом (D), входом разрешения записи (E)
с нулевым спейсером, бифазным информационным выхоD0E10
дом (Q, QB), выходом индикатора окончания переходных
процессов (I) и выходом инверсии разрешения записи (EВ).
Выход EВ может быть использован внешним окружением для ускорения своего перехода в состояние спейсера или в новое рабочее состояние – формирование нового значения сигнала D (вместо ожидания соответствующего формирования сигнала I). При этом состояние сигнала
I должно отслеживаться на входе E по аналогии с элементом D1CE20
(см. сигнальный граф для элемента D1CE20).
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
элементов схемы: n-типа Nn=2, p-типа Np=3.
Коэффициент объединения по входу D – 4.
Рекомендуемая нагрузочная способность элемента по выходам Q, QB
≤ 2, по выходу EB – 1, по выходу I ≤ 3.
Размер элемента составляет 8 ячеек поля БМК.
Область применения  традиционная (синхронная или асинхронная) и
СС-схемотехника.
D T Q
QB
E
I
EB
Таблица истинности
№
строки
1
2
3
4
5
6
7
81)
92)
1)
2)
Входы
D
E
*
0
1
01
1
1
1
10
0
01
0
1
0
10
1

0

Выходы
Q
QB
I
хранение
0
1
0
1
1
0
1
хранение
0
0
1
1
0
1
1
хранение
0
X
X
EB
1
10
0
01
10
0
01
0
Изменения входа D запрещены до перехода входа разрешения E в спейсер.
Изменения входа D запрещены до выполнения перехода EB 01.
ИПИ РАН и НПК «Технологический центр» МИЭТ
78
Описание базовых элементов
Таблица задержек
Путь
EQ EQB
EI
EEB
Задержка, t01 t10 t01 t10 t01 t10 t01 t10
нс
4.7 5.5 4.7 5.5 6.1 2.6 2.0 1.8
D0RE10 Однотактный D-триггер с нулевым
спейсером, синхронным сбросом
и разрешением записи
Элемент D0RE10 – однотактный D-триггер с унарным
информационным входом (D), входом разрешения записи
(E) с нулевым спейсером, входом синхронного сброса
D0RE10
(R), бифазным информационным выходом (Q, QB), выходом индикатора окончания переходных процессов (I) и выходом
инверсии разрешения записи (EB).
Выход EВ может быть использован внешним окружением для ускорения своего перехода в спейсерное или новое рабочее состояние –
формирование нового значения сигнала D (вместо ожидания соответствующего формирования сигнала I). При этом состояние сигнала I
должно отслеживаться на входе E по аналогии с элементом D1CE20
(см. сигнальный граф для элемента D1CE20).
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
элементов схемы: n-типа Nn=2, p-типа Np=3.
Коэффициент объединения по входу D – 4.
Рекомендуемая нагрузочная способность элемента по выходам Q, QB
и EB ≤ 2, по выходу I ≤ 3.
Размер элемента составляет 8 ячеек поля БМК.
Область применения  традиционная (синхронная или асинхронная) и
СС-схемотехника.
D T Q
E
QB
I
R
EB
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
79
Таблица истинности
№
строки
1
2
3
4
5
6
7
81)
91)
102)
113)
D
*
*
1
1
*
0
0
*
*


Входы
E
0
0
01
1
10
01
1
1

1
0
R
1
0
0
0
0
0
0
1
1
0
0
Выходы
Q
QB
I
0
1
0
хранение
0
1
0
01
1
0
1
хранение
0
0
1
1
0
1
1
X
X
X
X
EB
1
1
10
0
01
10
0
0
0
1)
Нарушение предустановки.
Изменения входа D запрещены до перехода входа разрешения Е в спейсер.
3)
Изменения входа D запрещены до выполнения перехода EB 01.
2)
Таблица задержек
Путь
EQ
EQB
EI
EEB RQ RQB
t10
t01
Задержка, t01 t10 t01 t10 t01 t10 t01 t10
нс
5.1 6.2 4.4 6.5 7.7 2.5 1.9 1.7 1.9
3.8
D0RE21 Двухтактный D-триггер с нулевым
спейсером, синхронным сбросом
и разрешением записи
Элемент D0RE21 – двухтактный D-триггер с унарным информационным входом (D), входом разрешения записи (E) с нулевым спейсером,
входом синхронного сброса (R), бифазным информационным выходом (Q, QB), выходом индикатора окончания переходных процессов
(I) и выходом инверсии разрешения записи (EB).
Выход EВ может быть использован внешним окружением для ускорения своего перехода в спейсерное состояние или новое рабочее состояние – формирование нового значения сигнала D (вместо ожидания
соответствующего формирования сигнала I). При этом состояние сигИПИ РАН и НПК «Технологический центр» МИЭТ
80
Описание базовых элементов
нала I должно отслеживаться на входе E по аналогии с элементом
D1CE20 (см. сигнальный граф для элемента D1CE20).
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
элементов схемы: n-типа Nn=4, p-типа Np=3.
Коэффициент объединения по входу D – 4.
Рекомендуемая нагрузочная способность элемента по выходам Q, QB ≤ 2,
по выходу EB – 1, по выходу I ≤ 2.
Размер элемента составляет 13 ячеек поля БМК.
Область применения  традиционная (синхронная или асинхронная) и
СС-схемотехника.
Таблица истинности
№
строки
1
2
3
4
5
6
7
8
91)
101)
111)
122)
133)
D
*
*
1
1
1
0
0
0
0
1
*


Входы
E
0
0
01
1
10
01
1
10
1
1

1
0
R
1
0
0
0
0
0
0
0
1
1
1
0
0
Выходы
Q
QB
I
0
1
0
хранение
0
хранение
1
хранение
1
1
0
0
хранение
1
хранение
1
0
1
0
хранение
1
хранение
1
X
X
X
EB
1
1
10
0
01
10
0
01
0
0
0
1)
Нарушение предустановки.
Изменения входа D запрещены до перехода входа разрешения E в спейсер.
3)
Изменения входа D запрещены до выполнения перехода EB 01.
2)
Таблица задержек
Путь
EQ EQB EI EEB RQ RQB
t10
t01
Задержка, t01 t10 t01 t10 t01 t10 t01 t10
нс
6.0 3.4 6.0 3.5 7.6 7.9 2.1 2.0
4.7
7.3
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
81
D0SE10 Однотактный D-триггер с нулевым
спейсером, синхронной установкой
и разрешением записи
Элемент D0SE10 – однотактный D-триггер с унарным информационным входом (D), входом разрешения записи
(E) с нулевым спейсером, входом синхронной установки
D0SE10
(S), бифазным информационным выходом (Q, QB), выходом индикатора окончания переходных процессов (I) и выходом инверсии разрешения записи (EB).
Выход EВ может быть использован внешним окружением для ускорения своего перехода в спейсерное или новое рабочее состояние –
формирование нового значения сигнала D (вместо ожидания соответствующего формирования сигнала I). При этом состояние сигнала I
должно отслеживаться на входе E по аналогии с элементом D1CE20
(см. сигнальный граф для элемента D1CE20)
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
элементов схемы: n-типа Nn=2, p-типа Np=3.
Коэффициент объединения по входу D – 4.
Рекомендуемая нагрузочная способность элемента по выходам Q, QB ≤ 2,
по выходу EB – 1, по выходу I ≤ 3.
Размер элемента составляет 8 ячеек поля БМК.
Область применения  традиционная (синхронная или асинхронная) и
СС-схемотехника.
S T Q
QB
D
I
E
EB
ИПИ РАН и НПК «Технологический центр» МИЭТ
82
Описание базовых элементов
Таблица истинности
№
строки
1
2
3
4
5
6
7
8
91)
101)
112)
123)
S
1
0
0
0
0
0
0
0
1
1
0
0
Входы
D
*
*
0
0
0
1
1
1
*
*


E
0
0
01
1
10
01
1
10
1

1
0
Выходы
Q
QB
I
1
0
0
хранение
0
0
1
1
0
1
1
хранение
0
1
0
1
1
0
1
хранение
0
X
X
X
X
EB
1
1
10
0
01
10
0
01
0
0
1)
Нарушение предустановки.
Изменения входа D запрещены до перехода входа разрешения E
в спейсер.
3)
Изменения входа D запрещены до выполнения перехода EB 01.
2)
Таблица задержек
Путь
EQ
EQB EI EEB SQ SQB
t01
t10
Задержка, t01 t10 t01 t10 t01 t10 t01 t10
нс
4.4 6.5 5.1 6.2 7.7 2.5 1.9 1.7 3.8
1.9
D1E10 Однотактный D-триггер с единичным
спейсером и разрешением записи
D T Q
QB
E
I
EB
Элемент D1E10 – однотактный D-триггер с унарным информационным входом (D), входом разрешения записи
D1E10
(E) с единичным спейсером, бифазным информационным
выходом (Q, QB), выходом индикатора окончания переходных процессов (I) и выходом инверсии разрешения записи (EB).
Выход EВ может быть использован внешним окружением для ускорения
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
83
своего перехода в спейсерное или новое рабочее состояние – формирование нового значения сигнала D (вместо ожидания соответствующего
формирования сигнала I). При этом состояние сигнала I должно отслеживаться на входе E по аналогии с элементом D1CE20 (см. сигнальный
граф для элемента D1CE20).
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
элементов схемы: n-типа Nn=3, p-типа Np=2.
Коэффициент объединения по входу D – 4.
Рекомендуемая нагрузочная способность элемента по выходам Q, QB
≤ 2, по выходу EB – 1, по выходу I ≤ 3.
Размер элемента составляет 8 ячеек поля БМК.
Область применения  традиционная (синхронная или асинхронная) и
СС-схемотехника.
Таблица истинности
№
строки
1
2
3
4
5
61)
72)
1)
2)
Входы
D
E
*
1
1
10
1
01
0
10
0
01
0

1

Выходы
Q
QB
I
хранение
1
1
0
0
1
0
1
0
1
0
0
1
1
X
X
EB
0
01
10
01
10
1
Изменения входа D запрещены до перехода входа разрешения Е в спейсер.
Изменения входа D запрещены до выполнения перехода EB 10.
Таблица задержек
Путь
Задержка,
нс
EQ
t01
t10
6.7
4.0
EQB
EI
t01 t10 t01 t10
6.7 4.0 2.0 1.6
ИПИ РАН и НПК «Технологический центр» МИЭТ
EEB
t01 t10
2.7 1.0
84
Описание базовых элементов
D1RE10 Однотактный D-триггер с единичным
спейсером, синхронным сбросом
и разрешением записи
Элемент D1RE10 – однотактный D-триггер с унарным
информационным входом (D), входом разрешения записи
(E) с единичным спейсером, входом синхронного сброса
D1RE10
(R), бифазным информационным выходом (Q, QB), выходом индикатора окончания переходных процессов (I) и выходом инверсии разрешения записи (EB).
Выход EВ может быть использован внешним окружением для ускорения перехода в спейсерное или новое рабочее состояние – формирование нового значения сигнала D (вместо ожидания соответствующего
формирования сигнала I). При этом состояние сигнала I должно отслеживаться на входе E по аналогии с элементом D1CE20 (см. сигнальный граф для элемента D1CE20).
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
элементов схемы: n-типа Nn=3, p-типа Np=2.
Коэффициент объединения по входу D – 4.
Рекомендуемая нагрузочная способность элемента по выходам Q, QB
≤ 2, по выходу EB – 1, по выходу I ≤ 3.
Размер элемента составляет 8 ячеек поля БМК.
Область применения  традиционная (синхронная или асинхронная) и
СС-схемотехника.
D T Q
E QB
I
R EB
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
85
Таблица истинности
№
строки
1
2
3
4
5
6
71)
81)
92)
103)
D
*
*
1
1
0
0
*
*


Входы
E
1
1
10
01
10
01
0

0
1
R
0
1
1
1
1
1
0
0
1
1
Выходы
Q
QB
I
0
1
1
хранение
1
1
0
0
1
0
1
0
1
0
0
1
1
X
X
X
X
EB
0
0
01
10
01
10
1
1
1)
Нарушение предустановки.
Изменения входа D запрещены до перехода входа разрешения E в спейсер.
3)
Изменения входа D запрещены до выполнения перехода EB 10.
2)
Таблица задержек
Путь
EQ
EQB EI EEB
Задержка, t01 t10 t01 t10 t01 t10 t01 t10
нс
6.9 4.0 6.6 4.2 2.0 1.6 2.7 1.0
RQ RQB
t10
t01
2.6
1.9
D1SE10 Однотактный D-триггер с единичным
спейсером, синхронной установкой и разрешением записи
Элемент D1SE10 – однотактный D-триггер с унарным
информационным входом (D), входом разрешения записи
(E) с единичным спейсером, входом синхронной установD1SE10
ки (S), бифазным информационным выходом (Q, QB), выходом индикатора окончания переходных процессов (I) и выходом
инверсии разрешения записи EB).
Выход EВ может быть использован внешним окружением для ускорения перехода в спейсерное или новое рабочее состояние – формирование нового значения сигнала D (вместо ожидания соответствующего
формирования сигнала I). При этом состояние сигнала I должно отS T Q
QB
D
I
E
EB
ИПИ РАН и НПК «Технологический центр» МИЭТ
86
Описание базовых элементов
слеживаться на входе E по аналогии с элементом D1CE20 (см. сигнальный граф для элемента D1CE20).
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
элементов схемы: n-типа Nn=3, p-типа Np=3.
Коэффициент объединения по входу D – 4.
Рекомендуемая нагрузочная способность элемента по выходам Q, QB ≤ 2,
по выходу EB – 1, по выходу I ≤ 3.
Размер элемента составляет 8 ячеек поля БМК.
Область применения  традиционная (синхронная или асинхронная) и
СС-схемотехника.
Таблица истинности
№
строки
1
2
3
4
5
6
71)
81)
92)
103)
D
*
*
0
0
1
1
*
*


Входы
E
1
1
10
01
10
01
0

0
1
S
0
1
1
1
1
1
0
0
1
1
Выходы
Q
QB
I
1
0
1
хранение
1
0
1
0
хранение
1
1
0
0
хранение
1
X
X
X
X
EB
0
0
01
10
01
10
1
1
1)
Нарушение предустановки.
Изменения входа D запрещены до перехода входа разрешения E в спейсер.
3)
Изменения входа D запрещены до выполнения перехода EB 10.
2)
Таблица задержек
Путь
EQ EQB EI
EEB
Задержка, t01 t10 t01 t10 t01 t10 t01 t10
нс
6.6 4.2 6.9 4.0 2.0 1.3 2.7 1.0
SQ SQB
t01
t10
1.9
2.6
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
87
G0B32I G-триггер с нулевым спейсером, тремя
бифазными и двумя унарными входами,
двумя выходами (вариант 1)
Элемент G0B32I − G-триггер с тремя бифазными (B0 и
B0B, B1 и B1B, B2 и B2B) и двумя унарными (I0, I1) входами и двумя выходами (Q0, Q1), нулевым состоянием
спейсера.
Максимальное количество последовательно соединенных
G0B32I
транзисторов в цепочках между общей шиной или шиной
питания и выходами элементов схемы: n-типа Nn=3 и p-типа Np=3.
Коэффициент объединения по входам B2, B2B, I0 – 2.
Рекомендуемая нагрузочная способность по выходу Q0 ≤ 3, по выходу
Q1 ≤ 2.
Размер элемента составляет 10 ячеек поля БМК.
Область применения  СС-схемотехника; первичное использование –
в составе макроэлемента S0RTE1.
Описание функционирования элемента приводится в описании макроэлемента S0RTE1.
G0
B0
B0B
Q0
B1
B1B
Q1
B2
B2B
I0
I1
Таблица истинности
№
cтроки
1
2
3
4
5
6
7
8
9
10
11
12
B0
*
*
*
0
*
1
1
*
*
0
*
Входы
B0B B1
B1B B2 B2B I0
*
0
*
*
0
0
*
*
0
0
*
0
*
*
*
*
*
0
*
*
*
0
*
1
0
*
*
*
0
1
1
*
*
*
*
1
*
*
*
*
1
1
1
*
*
1
*
1
*
*
*
1
1
1
*
*
*
0
*
1
0
*
*
*
0
1
остальные комбинации входов
ИПИ РАН и НПК «Технологический центр» МИЭТ
I1
*
*
1
1
1
*
*
*
*
0
0
Выходы
Q0
1
1
1
1
1
0
0
0
0
хранение
хранение
хранение
Q1
1
1
1
0
0
0
0
0
0
0
0
Q0
88
Описание базовых элементов
Таблица задержек
Путь
Задержка,
нс
Путь
Задержка,
нс
B0Q0
t01 t10
8.7 8.9
B2Q1
t01
11.4
B0BQ0 B1Q0 B1Q1 B1BQ0 B1BQ1 B2Q0
t01 t10
t01
t01
t01
t01
t01 t10
7.8 8.3
14.7
13.7
11.7
11.5 11.7 9.1
B2BQ0 B2BQ1 I0Q0 I0Q1 I1Q0
t01 t10
t01
t01 t10 t01 t10
t01
14.7 8.4
13.7 11.7 10.0 11.8 3.7
5.6
G0B3I G-триггер с нулевым спейсером, тремя
бифазными и одним унарным входами
Элемент G0B3I − G-триггер с тремя бифазными (B0, B0B; B1,
B1B; B2, B2B) и одним унарным (I) входами, парафазным выходом (Q, QB), нулевым состоянием спейсера.
Максимальное количество последовательно соединенных
G0B3I
транзисторов в цепочках между общей шиной или шиной
питания и выходами схемы: n-типа Nn=5 и p-типа Np=3.
Коэффициент объединения по входу I − 3.
Рекомендуемая нагрузочная способность по выходу Q ≤ 4, по выходу
QB ≤ 2.
Размер элемента составляет 7 ячеек поля БМК.
Область применения  СС-схемотехника; первичное использование –
в составе макроэлементов S0RRE0 и S0RTE0.
G0
B0
B0B
Q
B1
B1B
B2
QB
B2B
I
Таблица истинности
№
строки
1
2
3
4
5
6
7
8
9
B0
0
*
0
*
1
1
1
1
1
B0B
*
0
*
0
1
*
1
*
*
B1
0
*
*
*
*
*
*
1
*
Входы
B1B B2
*
*
*
*
*
0
0
*
*
*
1
*
1
*
1
*
1
1
B2B
*
0
*
*
*
1
0
0
0
I
*
0
0
*
1
1
1
1
1
Выходы
Q
QB
0
1
0
1
0
1
0
1
1
0
1
0
1
0
1
0
1
0
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
89
Окончание таблицы
10
11
12
13
14
15
16
17
18
19
20
*
1
*
*
*
1
1
*
*
0
1
1
1
1
1
*
1
*
1
*
1
0
1
1
1
1
1
*
*
1
1
1
0
*
*
1
*
1
*
1
*
1
0
1
*
*
*
1
*
*
*
1
1
0
0
1
0
0
0
*
*
1
*
1
0
0
1
1
1
1
1
0
0
0
0
1
1
1
0
1
0
1
0
1
0
1
0
хранение
хранение
хранение
хранение
1
0
1
0
Таблица задержек
Путь
Задержка,
нс
Путь
Задержка,
нс
B0Q
t01
t10
6.8 8.4
B1BQB
t01
t10
10.8 6.7
B0QB
t01 t10
11.8 6.2
B2Q
t10
14.5
B0BQ B0BQB B1Q B1QB B1BQ
t01 t10 t01 t10
t10
t01
t01
t10
8.1 10.7 10.7 6.4
6.9
7.7
8.7 5.3
B2QB B2BQ B2BQB IQ
IQB
t01
t10
t01
t01 t10 t01
t10
13.0
12.7
11.9
7.9 11.6 12.5 6.5
G0B3I2 G-триггер с нулевым спейсером, тремя
бифазными и двумя унарными входами,
двумя выходами (вариант 2)
Элемент G0B3I2 − G-триггер с тремя бифазными (B0, B0B;
B1, B1B; B2, B2B) и двумя унарными (I0, I1) входами, двумя
выходами (Q, QB), нулевым состоянием спейсера.
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной
G0B3I2
питания и выходами схемы: n-типа Nn=4 и p-типа Np=3.
Коэффициент объединения по входам B1, B1B, I1 − 2.
Рекомендуемая нагрузочная способность по выходу Q0 ≤ 4, по выходу Q1 − 1.
Размер элемента составляет 10 ячеек поля БМК.
Область применения  СС-схемотехника.
G0
B0
B0B
Q0
B1
B1B
Q1
B2
B2B
I0
I1
ИПИ РАН и НПК «Технологический центр» МИЭТ
90
Описание базовых элементов
Таблица истинности
№
cтроки
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
Входы
B0 B0B B1 B1B B2 B2B I0
1
1
*
*
*
*
1
1
*
*
1
*
*
1
*
1
1
*
*
*
1
*
*
1
1
*
*
1
0
*
*
*
*
0
*
*
0
*
*
0
*
0
0
0
0
*
0
*
0
*
0
*
0
0
*
0
0
*
0
*
*
*
1
*
0
*
0
*
*
1
1
1
*
*
*
*
0
1
0
*
1
0
*
0
1
*
*
1
0
*
0
1
*
*
1
1
*
0
*
1
1
*
*
*
0
*
0
1
1
0
*
0
*
*
1
1
0
*
0
*
*
1
1
1
*
0
остальные комбинации входов
I1
1
1
1
1
0
0
*
*
1
1
1
1
1
1
1
1
1
1
Выходы
Q0
Q1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
хранение
0
хранение
0
хранение Q0
хранение Q0
хранение
1
хранение
0
хранение
0
хранение
0
хранение
1
хранение
0
хранение Q0
Таблица задержек
Путь
Задержка,
нс
Путь
Задержка,
нс
B0Q0
t01 t10
7.0 6.7
B2Q1
t01 t10
14.9 5.1
B0BQ0 B0BQ1 B1Q0 B1Q1 B1BQ0 B2Q0
t01 t10
t01
t01 t10
t01
t01 t10
t01
15.1 7.3
14.9
12.7 6.7
13.4 7.8 7.2
15.0
B2BQ0 B2BQ1 I0Q0 I0Q1 I1Q0 I1Q1
t01
t01
t01 t10 t01 t10 t01 t10 t01 t10
12.7
13.4
8.5 9.0 12.4 3.4 8.6 7.5 12.3 2.8
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
91
G0B3IB G-триггер с нулевым спейсером, тремя
бифазными и одним унарным входами,
двумя выходами
Элемент G0B3IB − G-триггер с тремя бифазными (B0 и B0B,
B1 и B1B, B2 и B2B) и одним унарным (I) входами, двумя
выходами (Q0, Q1), нулевым состоянием спейсера.
Максимальное количество последовательно соединенных транзис-торов в цепочках между общей шиной или шиной питания
G0B3IB
и выходами элементов схемы: n-типа Nn=3 и p-типа Np=3.
Коэффициент объединения по входам B0, B0B и I − 2.
Рекомендуемая нагрузочная способность по выходу Q0 ≤ 4, по выходу
Q1 − 1.
Размер элемента составляет 9 ячеек поля БМК.
Область применения  СС-схемотехника; первичное использование –
в составе макроэлемента S0RRE1.
Описание функционирования элемента приводится в описании макроэлемента S0RRE1.
B0 G 0
B0B
Q0
B1
B1B
B2
Q1
B2B
I
Таблица истинности
№
cтроки
1
2
3
4
5
6
7
Входы
B0 B0B B1 B1B B2 B2B
0
*
*
*
*
0
*
0
*
*
0
*
1
1
*
*
*
*
1
*
*
1
*
*
*
1
1
*
*
*
*
*
1
1
*
*
остальные комбинации входов
I
0
0
1
1
1
1
Выходы
Q0
Q1
1
1
1
1
0
0
0
0
0
0
0
0
хранение
0
Таблица задержек
Путь
Задержка,
нс
Путь
Задержка,
нс
B0Q0 B0Q1
t01 t10 t01 t10
14.1 8.7 13.7 4.2
B2 Q1 B2BQ0
t01 t10 t01 t10
11.7 4.3 14.1 8.7
B0BQ0 B0BQ1 B1Q0 B1BQ0 B2Q0
t01 t10 t01 t10
t01
t01
t01 t10
11.0 8.7 11.7 4.2
6.5
7.0 11.0 8.8
B2BQ1 IQ0
IQ1
t01 t10 t01 t10 t01 t10
13.7 4.2 11.1 8.3 12.1 3.8
ИПИ РАН и НПК «Технологический центр» МИЭТ
92
Описание базовых элементов
G0P2 G-триггер с нулевым спейсером и двумя
парафазными входами
Элемент G0P2 – гистерезисный триггер для двух парафазных сигналов (P0, P0B и P1, P1B) с прямым выходом
(Q) и нулевым состоянием спейсера. Низкие уровни всех
G0P2
входных сигналов переводят триггер в состояние нуля
(Q=0) – состояние спейсера. Высокие уровни на одном из входов сигнала P0, P0B и сигнала P1, P1B (01, 10 или 11) переводят триггер в
состояние единицы (Q=1) – рабочее состояние. В остальных случаях
триггер обеспечивает хранение информации.
Максимальное количество последовательно соединенных транзисторов в
цепочках между общей шиной или шиной питания и внутренним выходом
первого каскада схемы: n-типа Nn=2 и p-типа Np=4.
Коэффициент объединения по входам P1 и P1B − 2.
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 5 ячеек поля БМК.
Область применения  СС-схемотехника
P0 G 0
P0B
Q
P1
P1B
Таблица истинности
№
строки
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
P0
0
0
0
0
1
1
1
0
0
1
1
1
1
*
0
Входы
P0B
P1
0
0
1
0
1
0
1
1
0
0
0
0
0
1
0
0
0
1
1
1
1
*
1
0
*
1
1
1
0
1
P1B
0
0
1
0
0
1
0
1
0
*
1
0
1
1
1
Выход
Q
0
хранение
1
1
хранение
1
1
хранение
хранение
1
1
хранение
1
1
хранение
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
93
Таблица задержек
Путь
P0Q
t10
Задержка, t01
нс
2.2 2.2
P0BQ
t01
t10
2.1 2.3
P1Q
t01
t10
2.2 2.2
P1BQ
t01
t10
2.2 2.3
G0PI G-триггер с нулевым спейсером, одним
унарным и одним парафазным входами
Элемент G0PI – гистерезисный триггер для одного парафазного (P,
PB) и одного унарного (I) входов с прямым выходом (Q), нулевым
G0PI
спейсером. Низкие уровни всех входных сигналов переводят триггер в
состояние нуля (Q=0) – состояние спейсера. Одновременная подача
высокого уровня на вход I и на любой из входов P, PB (01, 10 или 11) переводит
триггер в состояние единицы (Q=1) – рабочее состояние. Во всех остальных случаях триггер обеспечивает хранение информации.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходом
первого каскада схемы: n-типа Nn=2 и p-типа Np=3.
Коэффициент объединения по входу I − 2.
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 4 ячейки поля БМК.
Область применения  СС-схемотехника, подсхемы индикации.
Таблица истинности
P G0
PB
Q
I
№
строки
1
2
3
4
5
6
7
P
0
1
0
1
0
0
1
Входы
PB
0
0
1
*
1
0
1
I
0
1
1
0
0
1
1
Выход
Q
0
1
1
хранение
хранение
хранение
1
Таблица задержек
Путь
PQ
01
t10
Задержка, t
нс
2.1 2.2
PBQ
t01
t10
2.2 2.3
ИПИ РАН и НПК «Технологический центр» МИЭТ
IQ
t01 t10
2.1 2.2
94
Описание базовых элементов
G0PI2 G-триггер с нулевым спейсером, двумя
унарными и одним парафазным входами
Элемент G0PI2 – гистерезисный триггер для одного парафазного (P, PB) и двух унарных (I0 и I1) входов с прямым
выходом (Q), нулевым спейсером. Низкие уровни всех
G0PI2
входных сигналов переводят триггер в состояние нуля (Q=0)
– состояние спейсера. Высокие уровни на входах I0 и I1 и на одном из
входов сигнала P, PB (01, 10 или 11) переводят триггер в состояние
единицы (Q=1) – рабочее состояние. В остальных случаях триггер
обеспечивает хранение информации.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходом
первого каскада схемы: n-типа Nn=3 и p-типа Np=4.
Коэффициент объединения по входам I0 и I1 − 2.
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 5 ячеек поля БМК.
Область применения  СС-схемотехника, построение индикаторных элементов.
Таблица истинности
P G0
PB
Q
I0
I1
№
строки
1
2
3
4
5
6
7
8
9
10
Входы
P
0
0
1
0
1
0
1
0
1
1
PB
0
1
*
*
0
0
0
1
1
1
I0
0
1
1
0
0
1
*
*
0
1
I1
0
1
1
1
1
*
0
0
*
0
Выход
Q
0
1
1
хранение
хранение
хранение
хранение
хранение
хранение
хранение
Таблица задержек
Путь
PQ
t10
Задержка, t01
нс
3.0 4.3
PBQ
t01
t10
3.0 4.2
I0Q
t01
t10
3.1 3.8
I1Q
t01
t10
3.1 4.0
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
95
G1B32I G-триггер с единичным спейсером, тремя
бифазными и двумя унарными входами
(вариант 1)
Элемент G1B32I  гистерезисный триггер с тремя бифазными (B0, B0B; B1, B1B; B2, B2B) и двумя унарными (I0
и I1) входами, двумя выходами (Q0, Q1), единичным
спейсером.
Максимальное количество последовательно соединенных
G1B32I
транзисторов в цепочках между общей шиной или шиной
питания и выходами схемы: n-типа Nn=3 и p-типа Np=3.
Коэффициент объединения по входам B2, B2B и I0 − 2.
Рекомендуемая нагрузочная способность по выходу Q0 ≤ 3, по выходу
Q1  1.
Размер элемента составляет 10 ячеек поля БМК.
Область применения  СС-схемотехника; первичное использование –
в составе макроэлемента S1RTE1.
Описание функционирования элемента приведено в описании макроэлемента S1RTE1.
G1
B0
B0B
Q0
B1
B1B
B2
Q1
B2B
I0
I1
Таблица истинности
№
cтроки
1
2
3
4
5
6
7
8
9
10
11
12
Входы
Выходы
B0 B0B B1 B1B B2 B2B I0 I1
Q0
Q1
0
0
*
*
*
*
0 *
1
1
0
*
*
*
*
0
0 *
1
1
*
0
*
*
0
*
0 *
1
1
*
*
*
*
0
0
0 *
1
1
*
*
1
*
*
1
1 *
0
0
*
*
*
1
1
*
1 *
0
0
*
*
*
*
*
*
1 0
0
0
1
*
*
*
1
*
0 0
0
1
*
1
*
*
*
1
0 0
0
1
1
*
*
*
1
*
0 1 хранение
1
*
1
*
*
*
1
0 1 хранение
1
остальные комбинации входов
хранение Q0
ИПИ РАН и НПК «Технологический центр» МИЭТ
96
Описание базовых элементов
Таблица задержек
Путь
B0Q0 B0BQ0 B1Q0 B1Q1 B1BQ0 B1BQ1 B2QO
01
t10 t01 t10
t10
t10
t10
t10
t01 t10
Задержка, t
нс
8.9 8.1 9.5 8.2
12.4
5.2
12.6
5.2
9.3 13.0
Путь
B2Q1 B2BQ0 B2BQ1 I0Q0 I0Q1 I1Q0
t10
t01 t10
t10
t01 t10 t01 t10
t10
Задержка,
нс
5.6
9.3 12.4
5.1
10.3 6.8 5.7 9.2
5.6
G1B3I G-триггер с единичным спейсером, тремя
бифазными и одним унарным входами
Элемент G1B3I  гистерезисный триггер с тремя бифазными
(B0, B0B; B1, B1B; B2, B2B) и одним унарным (I) входами,
парафазным выходом (Q, QB), единичным спейсером.
Максимальное количество последовательно соединенных транG1B3I
зисторов в цепочках между общей шиной или шиной питания и
выходами схемы: n-типа Nn=3 и p-типа Np=5.
Коэффициент объединения по входу I  3.
Рекомендуемая нагрузочная способность по выходу Q ≤ 4, по выходу
QB ≤ 2.
Размер элемента составляет 6 ячеек поля БМК.
Область применения  СС-схемотехника; первичное использование –
в составе макроэлементов S1RRE0 и S1RTE0.
G1
B0
B0B
Q
B1
B1B
B2
QB
B2B
I
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
97
Таблица истинности
№
строки
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
B0
1
*
*
1
0
0
0
0
0
*
0
*
*
*
0
0
*
*
1
0
B0B
*
1
1
*
0
*
0
*
*
0
0
0
0
*
0
*
0
*
0
1
B1
1
*
*
*
*
*
*
0
*
0
0
0
0
0
*
*
0
0
0
1
Входы
B1B B2
*
*
1
*
*
*
*
1
*
*
0
*
0
*
0
*
0
0
*
*
*
*
0
*
*
0
0
*
*
*
0
*
*
0
0
0
1
1
0
1
B2B
*
*
1
*
*
0
1
1
1
1
0
0
0
*
*
0
*
0
0
1
I
*
*
1
1
0
0
0
0
0
0
0
0
0
0
1
1
1
1
0
0
Выходы
Q
QB
1
0
1
0
1
0
1
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
хранение
хранение
хранение
хранение
0
1
0
1
Таблица задержек
Путь
Задержка,
нс
Путь
Задержка,
нс
Путь
Задержка,
нс
B0Q
t01
t10
6.5 11.8
B1BQ
t01
t10
5.8 12.2
IQ
t01
t10
8.4 12.0
B0QB
t01 t10
12.0 6.6
B1BQB
t01 t10
12.1 4.2
IQB
t01 t10
11.9 5.5
B0BQ
t01 t10
8.7 12.4
B2Q
t01
8.3
B0BQB
t01 t10
12.2 5.7
B2QB
t10
10
5.6
ИПИ РАН и НПК «Технологический центр» МИЭТ
B1Q
t01 t10
6.3 11.8
B2BQ
t01
8.8
B1QB
t01 t10
12.0 4.4
B2BQB
t10
5.7
98
Описание базовых элементов
G1B3I2 G-триггер с единичным спейсером, тремя
бифазными и двумя унарными входами
(вариант 2)
Элемент G1B3I2  гистерезисный триггер с тремя бифазными (B0, B0B; B1, B1B; B2, B2B) и двумя унарными (I0
и I1) входами, двумя выходами (Q0, Q1), единичным
спейсером.
Максимальное количество последовательно соединенных
G1B3I2
транзисторов в цепочках между общей шиной или шиной
питания и выходами элементов схемы: n-типа Nn=3 и p-типа Np=4.
Коэффициент объединения по входам B0, B0B и I1 − 2.
Рекомендуемая нагрузочная способность по выходу Q0 ≤ 4, по выходу
Q1 − 1.
Размер элемента составляет 11 ячеек поля БМК.
Область применения  СС-схемотехника.
G1
B0
B0B
Q0
B1
B1B
B2
Q1
B2B
I0
I1
Таблица истинности
№
cтроки
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
Входы
B0 B0B B1 B1B B2 B2B I0
0
0
*
*
*
*
0
0
*
*
0
*
*
0
*
0
0
*
*
*
0
*
*
0
0
*
*
0
1
*
*
*
*
1
*
*
1
*
*
1
*
1
1
1
1
*
1
*
1
*
1
*
1
1
*
1
1
*
1
*
*
*
0
*
1
*
1
*
*
0
0
1
*
0
1
*
1
0
*
*
0
*
*
1
*
1
0
0
1
*
1
*
*
0
0
*
*
1
*
0
0
*
*
*
1
*
1
0
0
0
*
1
остальные комбинации входов
I1
0
0
0
0
1
1
*
*
0
0
0
0
0
0
0
0
Выходы
Q0
1
1
1
1
0
0
0
0
хранение
хранение
хранение
хранение
хранение
хранение
хранение
хранение
хранение
Q1
1
1
1
1
0
0
0
0
1
1
0
0
0
0
Q0
Q0
Q0
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
99
Таблица задержек
Путь B0Q0 B0Q1 B0BQ0 B0BQ1 B1Q0 B1Q1
Задержка, t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01
t10
нс
7.1 3.8 6.3 8.2 7.2 3.9 6.3 8.2 7.5 3.9 6.3 8.7
Путь B1BQ0 B1BQ1 B2Q0 B2Q1 B2BQ0 B2BQ1
Задержка, t01 t10 t01 t10
t10
t10
t10
t10
10
нс
6.7 3.7 6.2 7.7
11.7
5.8
9.2
4.6
Путь
I0Q0 I0Q1 I1Q0 I1Q1
01
t10 t01 t10 t01 t10 t01 t10
Задержка, t
нс
11.9 8.4 15.5 3.5 11.7 8.4 15.2 3.7
G1B3IB G-триггер с единичным спейсером, тремя
бифазными и одним унарным входами,
двумя выходами
Элемент G1B3IB  гистерезисный триггер с тремя бифазными (B0, B0B; B1, B1B; B2, B2B) и одним унарным (I)
входами, двумя выходами (Q0, Q1), единичным спейсером.
G1B3IB
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной питания и
выходами элементов схемы: n-типа Nn=3 и p-типа Np=3.
Коэффициент объединения по входам B0, B0B и I − 2.
Рекомендуемая нагрузочная способность по выходу Q0 ≤ 4, по выходу
Q1 − 1.
Размер элемента составляет 9 ячеек поля БМК.
Область применения  СС-схемотехника; первичное использование –
в составе макроэлемента S1RRE1.
Описание функционирования элемента приводится в описании макроэлемента S1RRE1.
G1
B0
B0B
Q0
B1
B1B
B2
Q1
B2B
I
ИПИ РАН и НПК «Технологический центр» МИЭТ
100
Описание базовых элементов
Таблица истинности
Входы
№
cтроки B0 B0B B1 B1B B2 B2B
1
0
0
*
*
*
*
2
0
*
*
0
*
*
3
*
0
0
*
*
*
4
*
*
0
0
*
*
5
1
*
*
*
*
1
6
*
1
*
*
1
*
7
*
*
*
*
*
*
8
1
*
1
*
*
*
9
*
1
*
1
*
*
10
остальные комбинации входов
I
0
0
0
0
1
1
1
0
0
Выходы
Q0
Q1
1
1
1
1
1
1
1
1
0
0
0
0
хранение
0
хранение
1
хранение
1
хранение
Q0
Таблица задержек
Путь
Задержка,
нс
Путь
Задержка,
нс
Путь
Задержка,
нс
B0Q0
t01
t10
7.1 3.8
B1BQ0
t01
t10
6.7 3.7
IQ0
t01
t10
8.2 9.9
B0Q1
t01 t10
6.3 8.2
B1BQ1
t01 t10
6.2 7.7
IQ1
t01 t10
7.3 4.7
B0BQ0
t01 t10
7.2 3.9
B2Q0
t10
10.3
B0BQ1
t01 t10
6.3 8.2
B2Q1
t10
10
5.0
B1Q0
t01 t10
7.5 3.9
B2BQ0
t10
10.2
B1Q1
t01 t10
6.3 8.7
B2BQ1
t10
5.1
G1P2 G-триггер с единичным спейсером и двумя
парафазными входами
Элемент G1P2 – гистерезисный триггер для двух парафазных входов (P0, P0B и P1, P1B) с прямым выходом (Q), единичным спейсером. Высокие уровни всех входных сигналов
G1P2
переводят триггер в состояние единицы (Q=1) – состояние
спейсера. Низкие уровни хотя бы на одном из входов сигнала P0, P0B и
сигнала P1, P1B (00, 01 или 10) переводят триггер в состояние нуля
(Q=0) – рабочее состояние. В остальных случаях триггер обеспечивает
хранение информации.
P0 G 1
P0B
Q
P1
P1B
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
101
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходом
первого каскада схемы: n-типа Nn=4 и p-типа Np=2.
Коэффициент объединения по входам P1 и P1B − 2.
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 5 ячеек поля БМК.
Область применения  СС-схемотехника.
Таблица истинности
№
строки
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
P0
1
0
1
0
1
0
1
1
1
0
0
0
0
*
1
Входы
P0B
P1
1
1
1
1
0
1
1
1
0
1
1
0
0
0
1
0
1
1
0
*
0
0
0
1
*
0
0
0
1
0
P1B
1
1
1
0
0
1
1
1
0
0
*
1
0
0
0
Выход
Q
1
хранение
хранение
0
0
0
0
хранение
хранение
0
0
хранение
0
0
хранение
Таблица задержек
Путь
Задержка,
нс
P0Q
t01
t10
3.0
4.3
P0BQ
t01
t10
3.1
4.2
ИПИ РАН и НПК «Технологический центр» МИЭТ
P1Q
t01
t10
3.1
4.0
P1BQ
t01
t10
3.1 3.8
102
Описание базовых элементов
G1PI G-триггер с единичным спейсером, одним
унарным и одним парафазным входами
Элемент G1PI – гистерезисный триггер для одного парафазного (P, PB) и одного унарного (I) входов с прямым выходом
G1PI
(Q), единичным спейсером. Высокие уровни всех входных
сигналов переводят триггер в состояние единицы (Q=1) – состояние
спейсера. Одновременная подача низкого уровня на вход I и на любой
из входов P, PB (00, 01 или 10) переводит триггер в состояние нуля
(Q=0) – рабочее состояние. Во всех остальных случаях триггер обеспечивает хранение информации.
Максимальное количество последовательно соединенных транзисторов в
цепочках между общей шиной или шиной питания и выходом первого
каскада схемы: n-типа Nn=3 и p-типа Np=2.
Коэффициент объединения по входу I − 2.
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 4 ячейки поля БМК.
Область применения  СС-схемотехника, в качестве элемента индикации.
G1
P
PB
Q
I
Таблица истинности
№
строки
1
2
3
4
5
6
7
P
1
1
1
0
1
0
0
Входы
PB
1
1
0
*
0
0
0
I
1
0
0
0
1
0
1
Выход
Q
1
хранение
0
0
хранение
0
хранение
PBQ
t01
t10
2.2 2.2
IQ
t01 t10
2.2 2.2
Таблица задержек
Путь
PQ
01
t10
Задержка, t
нс
2.2 2.2
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
103
G1PI2 G-триггер с единичным спейсером, двумя
унарными и одним парафазным входами
Элемент G1PI2 – гистерезисный триггер для одного парафазного (P, PB) и двух унарных (I0 и I1) входов с прямым
выходом (Q), единичным спейсером Высокие уровни всех
G1PI2
входных сигналов переводят триггер в состояние единицы
(Q=1) – состояние спейсера. Низкие уровни на входах I0 и I1 и на любом из входов P, PB (00, 01 или 10) переводят триггер в состояние нуля (Q=0) – рабочее состояние. Во всех остальных допустимых состояниях триггер обеспечивает хранение информации.
Максимальное количество последовательно соединенных транзисторов в
цепочках между общей шиной или шиной питания и внутренним выходом
первого каскада схемы: n-типа Nn=4 и p-типа Np=3.
Коэффициент объединения по входам I0 и I1 − 2.
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 5 ячеек поля БМК.
Область применения  СС-схемотехника, построение индикаторных
элементов.
Таблица истинности
P
PB
I0
I1
G1
Q
№
строки
1
2
3
4
5
6
7
8
9
10
11
Входы
P
1
0
1
0
1
1
1
0
*
0
0
PB
1
1
0
1
0
1
1
1
0
0
0
I0
1
1
1
*
*
0
*
0
0
0
1
I1
1
*
*
1
1
*
0
0
0
1
*
Выход
Q
1
хранение
хранение
хранение
хранение
хранение
хранение
0
0
хранение
хранение
Таблица задержек
Путь
PQ
Задержка, t01
t10
нс
3.0 4.3
PBQ
t01
t10
3.0 4.9
ИПИ РАН и НПК «Технологический центр» МИЭТ
I0Q
t01
t10
3.1 3.8
I1Q
t01
t10
3.1 4.0
104
Описание базовых элементов
GI2 G-триггер с двумя унарными входами
Элемент GI2 – гистерезисный триггер для двух унарных
входов (I0 и I1) с прямым выходом (Q). Низкий уровень на
I1
GI2
всех входах переводит триггер в состояние нуля (Q=0). Высокий уровень на всех входах переводит триггер в состояние единицы
(Q=1). В остальных случаях триггер обеспечивает хранение информации.
Максимальное количество последовательно соединенных транзисторов в
цепочках между общей шиной или шиной питания и выходом первого
каскада схемы: n-типа Nn=2 и p-типа Np=2.
Коэффициент объединения по всем входам − 2.
Рекомендуемая нагрузочная способность по выходу ≤ 4.
Размер элемента составляет 3 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника, в CCсхемотехнике  в качестве сборщика индикаторных сигналов. В синхронной схемотехнике, например, в качестве триггера-компаратора,
фиксирующего факт совпадения уровней сигналов.
I0 G Q
Таблица истинности
№ строки
1
2
3
4
Входы
I0
0
0
1
1
I1
0
1
0
1
Выход
Q
0
хранение
хранение
1
Таблица задержек
Путь
I0Q
01
t10
Задержка, t
нс
1.7 2.0
I1Q
t01
t10
1.7 2.2
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
105
GI2M G-триггер с двумя унарными входами
и парафазным выходом
Элемент GI2M – гистерезисный триггер для двух унарных
входов (I0 и I1) с парафазным выходом (Q, QB). Низкий
GI2M
уровень входных сигналов I0 и I1 переводит триггер в состояние нуля (Q=0, QB=1); высокий уровень на входах I0 и
I1 переводит триггер в состояние единицы (Q=1, QB=0). В остальных
случаях триггер обеспечивает хранение информации.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходом
схемы: n-типа Nn=2 и p-типа Np=2.
Коэффициент объединения по всем входам − 2.
Рекомендуемая нагрузочная способность по выходу Q ≤ 4, по выходу
QB ≤ 3.
Размер элемента составляет 3 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника, в CCсхемотехнике  в качестве сборщика индикаторных сигналов. В синхронной схемотехнике, например, в качестве триггера-компаратора,
фиксирующего факт совпадения уровней сигналов.
I0
G Q
I1
QB
Таблица истинности
№
строки
1
2
3
4
Входы
I0
0
0
1
1
I1
0
1
0
1
Выходы
Q
QB
0
1
хранение
хранение
1
0
Таблица задержек
Путь
I0Q
01
t10
Задержка, t
нс
1.7 2.0
I0QB
t01
t10
3.6 2.0
ИПИ РАН и НПК «Технологический центр» МИЭТ
I1Q
t01
t10
1.7 2.1
I1QB
t01
t10
2.4 0.8
106
Описание базовых элементов
GI2RS G-триггер с двумя унарными входами,
парафазным выходом, асинхронными
сбросом и установкой
Элемент GI2RS – гистерезисный триггер для двух унарных
входов (I0, I1) с асинхронными входами сброса (R) и установки (S), парафазным выходом (Q, QB). Низкий уровень
GI2RS
входных сигналов I0 и I1 переводит триггер в состояние
нуля (Q=0, QB=1); высокий уровень на входах I0 и I1 переводит триггер в состояние единицы (Q=1, QB=0). В остальных случаях триггер
обеспечивает хранение информации. Входы установки нуля (R=0) и
единицы (S=1) используются для начальной инициализации триггера
при значениях входов I0  I1.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходом
схемы: n-типа Nn=3 и p-типа Np=3.
Коэффициент объединения по входам I0 и I1 – 2.
Рекомендуемая нагрузочная способность по выходу Q ≤ 4, по выходу
QB ≤ 2.
Размер элемента составляет 4 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника. В ССсхемотехнике  в качестве сборщика индикаторных сигналов. В синхронной схемотехнике, например, в качестве триггера-компаратора,
фиксирующего факт совпадения уровней сигналов.
S GQ
I0
I1
R QB
Таблица истинности
№
строки
1
2
3
4
5
6
7
8
9
S
0
0
0
0
0
0
1
1
1
Входы
I0
I1
0
0
0
1
1
0
1
1
0
*
*
0
1
*
*
1
0
0
R
1
1
1
1
0
0
1
1
0
Выход
Q
QB
0
1
хранение
хранение
1
0
0
1
0
1
1
0
1
0
0
1
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
107
Окончание таблицы
10
111)
121)
131)
141)
1)
1
1
1
1
0
1
0
1
0
1
1
1
0
0
1
0
0
0
1
0
1
0
X
X
Х
Х
Протекает сквозной ток.
Таблица задержек
Путь
I0Q I0QB I1Q I1QB RQ RQB SQ SQB
t01
t01
t10
Задержка, t01 t10 t01 t10 t01 t10 t01 t10 t10
нс
4.8 1.8 4.5 2.4 5.0 1.9 4.7 2.4 5.2
2.9
2.4
3.6
GI3 G-триггер с тремя унарными входами
Элемент GI3 – гистерезисный триггер для трех унарных
входов (I0, I1 и I2) с прямым выходом (Q). Низкий уровень
GI3
на всех входах переводит триггер в состояние нуля (Q=0);
высокий уровень на всех входах переводит триггер в состояние единицы (Q=1). В остальных случаях триггер обеспечивает
хранение информации.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходом
первого каскада схемы: n-типа Nn=3 и p-типа Np=3.
Коэффициент объединения по всем входам − 2.
Рекомендуемая нагрузочная способность по выходу ≤ 4.
Размер элемента составляет 4 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника. В СС- схемотехнике  в качестве сборщика индикаторных сигналов. В синхронной
схемотехнике, например, в качестве триггера-компаратора, фиксирующего факт совпадения уровней сигналов.
I0
I1
I2
G
Q
ИПИ РАН и НПК «Технологический центр» МИЭТ
108
Описание базовых элементов
Таблица истинности
№
строки
1
2
3
Входы
I0
I1
I2
0
0
0
1
1
1
остальные сочетания входных сигналов
Выход
Q
0
1
хранение
Таблица задержек
Путь
Задержка,
нс
I0Q
t01
t10
2.2 2.9
I1Q
t01
t10
2.2 2.9
I2Q
t01
t10
2.2 2.9
GI3M G-триггер с тремя унарными входами,
мостовая схема
I0
I1
I2
G
Элемент GI3M – гистерезисный триггер для трех унарных
входов (I0, I1 и I2) с прямым выходом (Q) и мостовой схеGI3M
мой.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходом
первого каскада схемы: n-типа Nn=3 и p-типа Np=3.
Коэффициент объединения по всем входам − 2.
Рекомендуемая нагрузочная способность по выходу ≤ 4.
Размер элемента составляет 3 ячейки поля БМК.
Область применения − синхронная и CC-схемотехника. В CCсхемотехнике  в качестве сборщика индикаторных сигналов. В синхронной схемотехнике, например, в качестве триггера-компаратора,
фиксирующего факт совпадения уровней сигналов.
Q
Таблица истинности
№
строки
1
2
3
Входы
I0
I1
I2
0
0
0
1
1
1
остальные сочетания входных сигналов
Выход
Q
0
1
хранение
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
109
Таблица задержек
Путь
I0Q
01
t10
Задержка, t
нс
2.5 3.2
I1Q
t01
t10
2.5 2.8
I2Q
t01 t10
2.5 3.2
GI3M1 G-триггер с тремя унарными входами
и парафазным выходом
Элемент GI3M1 – гистерезисный триггер для трех унарных
входов (I0, I1 и I2) с парафазным выходом (Q, QB). Низкий
GI3M1
уровень на всех входах переводит триггер в состояние нуля
(Q=0, QB=1); высокий уровень на всех входах переводит триггер в
состояние единицы (Q=1, QB=0). В остальных случаях триггер обеспечивает хранение информации.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
схемы: n-типа Nn=3 и p-типа Np=3.
Коэффициент объединения по всем входам − 2.
Рекомендуемая нагрузочная способность по выходу Q ≤ 4, по выходу
QB ≤ 2.
Размер элемента составляет 3 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника. В ССсхемотехнике  в качестве сборщика индикаторных сигналов. В синхронной схемотехнике, например, в качестве триггера-компаратора,
фиксирующего факт совпадения уровней сигналов.
I0 G Q
I1
I2 QB
Таблица истинности
№
строки
1
2
3
Входы
I0
I1
I2
0
0
0
1
1
1
остальные сочетания входных сигналов
Выходы
Q
QB
0
1
1
0
хранение
Таблица задержек
Путь
I0Q
I0QB
I1Q I1QB
I2Q
t10 t01 t10 t01 t10 t01 t10 t01 t10
Задержка, t01
нс
2.9 3.7 5.0 4.9 2.9 3.3 4.6 4.8 2.9 3.7
ИПИ РАН и НПК «Технологический центр» МИЭТ
I2QB
t01 t10
4.9 4.6
110
Описание базовых элементов
GI3RS G-триггер с тремя унарными входами,
парафазным выходом, асинхронными
сбросом и установкой
Элемент GI3RS – гистерезисный триггер для трех унарных
входов (I0, I1, I2) с асинхронными входами сброса (R) и установки (S), парафазным выходом (Q, QB). Низкий уровень
GI3RS
входных сигналов I0, I1 и I2 переводит триггер в состояние
нуля (Q=0, QB=1); высокий уровень на входах I0, I1 и I2 переводит триггер в состояние единицы (Q=1, QB=0). В остальных случаях триггер обеспечивает хранение информации. Входы установки нуля (R=0) и единицы
(S=1) используются для начальной инициализации триггера при любых
состояниях входов I0, I1 и I2, не указанных выше.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами схемы: n-типа Nn=3 и p-типа Np=3.
Коэффициент объединения по входам I0, I1 и I2 – 2.
Рекомендуемая нагрузочная способность по выходу Q ≤ 4, по выходу
QB ≤ 2.
Размер элемента составляет 5 ячеек поля БМК.
Область применения  синхронная и СС-схемотехника. В ССсхемотехнике  в качестве сборщика индикаторных сигналов. В синхронной схемотехнике, например, в качестве триггера-компаратора,
фиксирующего факт совпадения уровней сигналов.
S G Q
I0
I1
I2 QB
R
Таблица истинности
№
строки
1
21)
3
4
5
6
7
8
9
S
0
0
0
0
0
0
1
1
1
I0
0
*
1
0
*
*
1
*
*
Входы
I1
I2
0
0
*
*
1
1
*
*
0
*
*
0
*
*
1
*
*
1
R
1
1
1
0
0
0
1
1
1
Выход
Q
QB
0
1
хранение
1
0
0
1
0
1
0
1
1
0
1
0
1
0
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
111
Окончание таблицы
10
11
121,2)
132)
142)
1)
2)
1
1
1
1
0
0
1
*
0
1
0
1
*
0
1
0
1
*
0
1
0
0
0
1
0
0
1
1
0
X
1
0
Х
Кроме комбинаций входов I0=I1=I2=0, I0=I1=I2=1.
Протекает сквозной ток.
Таблица задержек
Путь
Задержка,
нс
Путь
Задержка,
нс
I0Q
t01 t10
4.8 1.8
RQ
t10
5.2
I0QB I1Q I1QB I2Q I2QB
t01 t10 t01 t10 t01 t10 t01 t10 t01 t10
4.4 2.4 4.9 1.9 4.7 2.4 4.6 1.2 4.1 2.0
RQB
SQ
SQB
t01
t01
t10
2.9
2.3
3.5
GI4 G-триггер с четырьмя унарными входами
Элемент GI4 – гистерезисный триггер для четырех унарных входов (I0, I1, I2 и I3) с прямым выходом (Q). Низкий
уровень на всех входах переводит триггер в состояние нуля
GI4
(Q=0); высокий уровень на всех входах переводит триггер в
состояние единицы (Q=1). В остальных случаях триггер обеспечивает
хранение информации.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходом
первого каскада схемы: n-типа Nn=4 и p-типа Np=4.
Коэффициент объединения по всем входам − 2.
Рекомендуемая нагрузочная способность по выходу ≤ 4.
Размер элемента составляет 5 ячеек поля БМК.
Область применения  синхронная и СС-схемотехника. В ССсхемотехнике  в качестве сборщика индикаторных сигналов. В синхронной схемотехнике, например, в качестве триггера-компаратора,
фиксирующего факт совпадения уровней сигналов.
I0 G
I1
Q
I2
I3
ИПИ РАН и НПК «Технологический центр» МИЭТ
112
Описание базовых элементов
Таблица истинности
№
строки
1
2
3
Входы
I0
I1
I2
I3
0
0
0
0
1
1
1
1
остальные сочетания входных сигналов
Выход
Q
0
1
хранение
Таблица задержек
Путь
Задержка,
нс
I0Q
t01
t10
2.7 4.2
I1Q
t01
t10
2.7 4.0
I2Q
t01
t10
2.7 3.8
I3Q
t01
t10
2.7 3.7
GI4M G-триггер с четырьмя унарными входами
и парафазным выходом
Элемент GI4M – гистерезисный триггер для четырех унарных входов (I0, I1, I2 и I3) с парафазным выходом (Q, QB).
Низкий уровень всех входных сигналов переводит триггер в
GI4M
состояние нуля (Q=0, QB=1), высокий – в состояние единицы (Q=1, QB=0). В остальных случаях триггер обеспечивает хранение
информации.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходом
схемы: n-типа Nn=4 и p-типа Np=4.
Коэффициент объединения по всем входам − 2.
Рекомендуемая нагрузочная способность по выходу Q ≤ 4, по выходу
QB − 1.
Размер элемента составляет 5 ячеек поля БМК.
Область применения  синхронная и СС-схемотехника. В ССсхемотехнике  в качестве сборщика индикаторных сигналов. В синхронной схемотехнике, например, в качестве триггера-компаратора,
фиксирующего факт совпадения уровней сигналов.
I0 G Q
I1
I2 QB
I3
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
113
Таблица истинности
№
строки
1
2
3
Входы
I0
I1
I2
I3
0
0
0
0
1
1
1
1
остальные сочетания входных сигналов
Выходы
Q
QB
0
1
1
0
хранение
Таблица задержек
Путь
Задержка,
нс
Путь
Задержка,
нс
I0Q
t01 t10
2.7 4.2
I3Q
t01 t10
2.7 3.7
I0QB I1Q I1QB I2Q
I2QB
t01 t10 t01 t10 t01 t10 t01 t10 t01 t10
9.3 3.7 2.7 4.0 9.3 3.7 2.7 3.8 8.8 3.6
I3QB
t01 t10
8.7 3.7
GI4RS G-триггер с четырьмя унарными
входами, парафазным выходом,
асинхронными сбросом и установкой
Элемент GI4RS – гистерезисный триггер для четырех
унарных входов (I0, I1, I2 и I3) с асинхронными входами
сброса (R) и установки (S), парафазным выходом (Q, QB).
Низкий уровень на всех входах I0 − I3 переводит триггер в
GI4RS
состояние нуля (Q=0, QB=1), высокий − в состояние единицы (Q=1, QB=0). В остальных случаях триггер обеспечивает хранение информации. Входы установки нуля (R=0) и единицы (S=1) используются для начальной инициализации триггера при любых комбинациях входов I0, I1, I2 и I3, не указанных выше.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами схемы: n-типа Nn=4 и p-типа Np=4.
Коэффициент объединения по входам I0, I1, I2 и I3 – 2.
Рекомендуемая нагрузочная способность по выходу Q ≤ 4, по выходу
QB  1.
Размер элемента составляет 6 ячеек поля БМК.
S G Q
I0
I1
I2 QB
I3
R
ИПИ РАН и НПК «Технологический центр» МИЭТ
114
Описание базовых элементов
Область применения  синхронная и СС-схемотехника. В ССсхемотехнике  в качестве сборщика индикаторных сигналов. В синхронной схемотехнике, например, в качестве триггера-компаратора,
фиксирующего факт совпадения уровней сигналов.
Таблица истинности
№ строки
1
21)
3
4
5
6
7
8
9
10
11
12
13
141,2)
152)
162)
1)
2)
S
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
I0
0
*
1
0
*
*
*
1
*
*
*
0
1
*
0
1
Входы
I1
I2
0
0
*
*
1
1
*
*
0
*
*
0
*
*
*
*
1
*
*
1
*
*
0
0
1
1
*
*
0
0
1
1
I3
0
*
1
*
*
*
0
*
*
*
1
0
1
*
0
1
R
1
1
1
0
0
0
0
1
1
1
1
0
0
0
1
0
Выход
Q
QB
0
1
хранение
1
0
0
1
0
1
0
1
0
1
1
0
1
0
1
0
1
0
0
1
1
0
X
1
0
Х
Кроме комбинаций входов I0=I1=I2=I3=0 и I0=I1=I2=I3=1.
Протекает сквозной ток.
Таблица задержек
Путь
Задержка,
нс
Путь
Задержка,
нс
I0Q
t01 t10
4.8 1.8
I3Q
t01 t10
4.3 0.9
I0QB I1Q I1QB
t01 t10 t01 t10 t01 t10
4.5 2.4 5.0 1.9 4.7 2.4
I3QB RQ
RQB
t01 t10
t10
t01
3.7 1.8
5.2
3.0
I2Q
I2QB
t01 t10 t01 t10
4.6 1.2 4.0 2.0
SQ
SQB
t01
t10
2.3
3.6
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
115
GIM6 Шестивходовой G-триггер
Элемент GIM6 – гистерезисный триггер для шести унарных входов (I0 – I5). Для нормальной работы триггера к
Q
моменту переключения входа I0 в состояние 0 (1) все остальные входы должны успеть перейти в это же состояние
GIM6
0 (1). В противном случае возможно протекание сквозного
тока и неопределенное состояние на выходе.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходом
первого каскада схемы: n-типа Nn=2 и p-типа Np=2.
Рекомендуемая нагрузочная способность по выходу ≤ 4.
Размер элемента составляет 4 ячейки поля БМК.
Область применения  СС-схемотехника, индикаторные подсхемы.
Таблица истинности
G
I0
I1
I2
I3
I4
I5
№
строки
1
2
31)
4
5
61)
1)
I0
0
1
1
1
0
0
I1
0
1
Входы
I2
I3
I4
I5
0
0
0
0
1
1
1
1
"0" на любом входе
"0" на любом входе
"1" на любом входе
"1" на любом входе
Q
X
X
0
1
0
1
Выход
Q+
0
1
X
хранение
хранение
X
Протекает сквозной ток.
Таблица задержек
Путь
I0Q
01
t10
Задержка, t
нс
0.7 1.2
GIM8 Восьмивходовой G-триггер
I0
I1
I2
I3
I4
I5
I6
I7
G
Q
GIM8
Элемент GIM8 – гистерезисный триггер для восьми унарных входов (I0 – I7). Для нормальной работы триггера к
моменту переключения входа I0 в состояние 0 (1) все остальные входы должны успеть перейти в то же состояние 0
(1). В противном случае возможно протекание сквозного
ИПИ РАН и НПК «Технологический центр» МИЭТ
116
Описание базовых элементов
тока и неопределенное состояние на выходе.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходом
первого каскада схемы: n-типа Nn=2 и p-типа Np=2.
Рекомендуемая нагрузочная способность по выходу ≤ 4.
Размер элемента составляет 5 ячеек поля БМК.
Область применения  СС-схемотехника, индикаторные подсхемы.
Таблица истинности
№
строки
1
2
31)
4
5
61)
1)
I0
0
1
1
1
0
0
I1
0
1
Входы
I2 I3 I4 I5 I6
0
0
0
0
0
1
1
1
1
1
"0" на любом входе
"0" на любом входе
"1" на любом входе
"1" на любом входе
I7
0
1
Q
X
X
0
1
0
1
Выход
Q+
0
1
X
хранение
хранение
X
Протекает сквозной ток.
Таблица задержек
Путь
I0Q
01
t
t10
Задержка,
нс
0.7 1.2
GIM12 Двенадцативходовой G-триггер
Элемент GIM12 – гистерезисный триггер для двенадцати
унарных входов (I0 – I11). Для нормальной работы триггера к моменту переключения входа I0 в состояние 0 (1) все
остальные входы должны успеть перейти в то же состояние
0 (1). В противном случае возможно протекание сквозного
тока и неопределенное состояние на выходе.
Максимальное количество последовательно соединенных
GIM12
транзисторов в цепочках между общей шиной или шиной
питания и выходом первого каскада схемы: n-типа Nn=2 и p-типа
I0 G
I1
I2
I3
I4
I5
Q
I6
I7
I8
I9
I10
I11
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
117
Np=2.
Рекомендуемая нагрузочная способность по выходу ≤ 4.
Размер элемента составляет 7 ячеек поля БМК.
Область применения  СС-схемотехника, индикаторные подсхемы.
Таблица истинности
№
строки I0
1
0
2
1
31)
1
4
1
5
0
61)
0
1)
Входы
I1I11
0
1
"0" на любом входе I1I11
"0" на любом входе I1I11
"1" на любом входе I1I11
"1" на любом входе I1I11
Выход
Q
X
X
0
1
0
1
Q+
0
1
X
хранение
хранение
X
Протекает сквозной ток.
Таблица задержек
Путь
I0Q
01
t10
Задержка, t
нс
0.7 1.2
GIM16 Шестнадцативходовой G-триггер
Элемент GIM16 – гистерезисный триггер для шестнадцати
унарных входов (I0 – I15). Для нормальной работы триггера к
моменту переключения входа I0 в состояние 0 (1) все остальные входы должны успеть перейти в это же состояние 0 (1). В
Q
противном случае возможно протекание сквозного тока и неопределенное состояние на выходе.
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной
питания и выходом первого каскада схемы: n-типа Nn=2 и
GIM16
p-типа Np=2.
Рекомендуемая нагрузочная способность по выходу ≤ 4.
Размер элемента составляет 9 ячеек поля БМК.
Область применения  СС-схемотехника, индикаторные подсхемы.
I0
I1
I2
I3
I4
I5
I6
I7
I8
I9
I10
I11
I12
I13
I14
I15
G
ИПИ РАН и НПК «Технологический центр» МИЭТ
118
Описание базовых элементов
Таблица истинности
№
строки
1
2
31)
4
5
61)
1)
I0
0
1
1
1
0
0
Входы
I1I15
0
1
"0" на любом входе I1I15
"0" на любом входе I1I15
"1" на любом входе I1I15
"1" на любом входе I1I15
Q
X
X
0
1
0
1
Выход
Q+
0
1
X
хранение
хранение
X
Протекает сквозной ток.
Таблица задержек
Путь
I0Q
01
t10
Задержка, t
нс
0.7 1.2
GIMI Двухвходовая секция многовходового
G-триггера (входная)
Элемент GIMI предназначен для построения многовхоI1
NO
довых G-триггеров совместно с элементом GIMO  выходGIMI
ной секцией многовходового G-триггера. При этом выходы
PO и NO элемента GIMI подключаются, соответственно, к шинам PI
и NI элемента GIMO. Пример использования элемента для построения шестивходового G-триггера приведен на рисунке ниже.
I0
G
PO
I4
I5
I0
G
I1
GIMI
PO
I2
NO
I3
I0
G
I1
GIMI
PO
NO
I0
I1
I0
I1
PI
NI
G
O
Q
GIMO
Построение шестивходового G-триггера на основе GIMI
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходом
схемы: n-типа Nn=1 и p-типа Np=1.
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
119
Размер элемента составляет 1 ячейку поля БМК.
Область применения  СС-схемотехника.
Таблица истинности
№
строки
1
2
3
4
Входы
I0
0
1
0
1
I1
0
0
1
1
Выходы
PO
NO
1
Z
1
0
1
0
Z
0
Таблица задержек
Путь
I0PO
Z1
t1Z
Задержка, t
нс
0.1 0.1
I0NO
t0Z
tZ0
0.1 0.1
I1PO
tZ1
t1Z
0.1 0.1
I1NO
t0Z tZ0
0.1 0.1
GIMO Двухвходовая секция многовходового
G-триггера (выходная)
Элемент GIMO предназначен для построения многовходовых G-триггеров совместно с элементом GIMI  входной секцией многовходового G-триггера. При этом выходы PO и NO
GIMO
элемента GIMI подключаются, соответственно, к шинам PI и
NI элемента GIMO. Пример использования элемента для построения шестивходового G-триггера приведен на рисунке в описании
элемента GIMI.
Для нормальной работы триггера к моменту переключения входа I0 в
состояние 0 (1) вход I1 должен успеть перейти в это же состояние. В
противном случае возможно протекание сквозного тока и неопределенное состояние на выходе.
Максимальное количество последовательно соединенных транзисторов в
цепочках между общей шиной или шиной питания и выходом первого
каскада схемы: n-типа Nn=2 и p-типа Np=2.
Рекомендуемая нагрузочная способность по выходу ≤ 4.
Количество подключаемых секций GIMI  не более 15.
Размер элемента составляет 2 ячейки поля БМК.
Область применения  СС-схемотехника.
I0 G
I1
O
PI
NI
ИПИ РАН и НПК «Технологический центр» МИЭТ
120
Описание базовых элементов
Таблица истинности
№ строки
1
2
3
4
51)
61)
71)
81)
I0
1
0
0
1
1
0
0
1
Входы
I1
PI
0
*
1
*
0
*
1
*3)
0
*
1
*
0
*
1
1
Выход
O
O+
1
1
0
0
X2)
0
X3)
1
0
1
1
X
1
X
0
1
NI
*
*
*2)
*
*
*
0
*
1)
Протекает сквозной ток.
Все комбинации входов и выходов, кроме NI=0, O=1.
3)
Все комбинации входов и выходов, кроме PI=1, O=0.
2)
Таблица задержек
Путь
I0O
01
t10
Задержка, t
нс
0.6 1.3
IBUI Вход внутренней шины
Элемент IBUI предназначен для построения внутренней
шины, к которой может быть подключено несколько исOB
IBUI
точников сигналов. Выход элемента реализован по принципу "открытого коллектора". Назначение выводов: I, IB 
парафазный информационный вход, может иметь единичный спейсер;
T  вход управления, низким уровнем разрешающий доступ к шине;
O, OВ  прямой и обратный выходы с тремя состояниями, подключаемые непосредственно к внутренней шине. Использование нулевого
спейсера на входе запрещено из-за того, что на шине появляется состояние "00", которое в выходном элементе внутренней шины IBUO
преобразуется в одно из рабочих состояний – 10 или 01.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходом
первого каскада схемы: n-типа Nn=1 и p-типа Np=2.
I
IB
T
O
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
121
Коэффициент объединения по входу T  2.
Количество элементов IBUI, подключаемых к одной шине  не более 8.
Размер элемента составляет 3 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
Пример построения внутренней шины с двумя источниками (передатчиками) информационных сигналов приведен на рисунке ниже. Здесь: EA 
вход выборки канала A для вывода на шину (EA=1); T  сигнал разрешения доступа к шине (T=1); A, AВ  парафазный информационный вход
первого канала; В, ВВ  парафазный информационный вход второго канала; O, OВ  информационный выход внутренней шины. Аналогичным образом организуется внутренняя шина для любого числа каналов (передатчиков).
T
&
A
AB
I
IB
T
O
OB
IBUI
I
NAN2
EA
INV
&
B
BB
IB
I
IB
T
O
OB
O
OB
IBUO
O
OB
IBUI
NAN2
Пример реализации шины с двумя источниками сигналов
Таблица истинности
№
строки
1
2
3
4
5
I
0
1
0
1
*
Входы
IВ
0
0
1
1
*
T
0
0
0
*
1
O
0
Z
0
Выходы
OB
0
0
Z
Z
Z
Таблица задержек
Путь
IO
01
t10
Задержка, t
нс
0.8 1.9
IBOB
t01
t10
0.8 1.9
ИПИ РАН и НПК «Технологический центр» МИЭТ
TO
t01
t10
0.7 1.8
TOB
t01
t10
0.7 1.8
122
Описание базовых элементов
IBUO Выход внутренней шины
Элемент IBUO предназначен для построения внутренней шины, к которой может быть подключено несколько источников
IBUO
сигналов. Назначение выводов: I, IB  информационный вход,
принимающий одно из трех состояний: 0Z, Z0 или ZZ, где Z  высокоимпедансное состояние; O, OВ  парафазный выход с нулевым спейсером. Использование нулевого спейсера на входе не рекомендуется, так
как в этом случае на выходе элемента вместо спейсера сформируется одно из рабочих состояний (01 или 10) в зависимости от того, какой из входов раньше переключится в 0.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходом
схемы: n-типа Nn=1 и p-типа Np=1.
Рекомендуемая нагрузочная способность по выходам O и OB ≤ 5.
Размер элемента составляет 10 ячеек поля БМК.
Область применения  синхронная и CC-схемотехника. Пример построения внутренней шины с двумя источниками (передатчиками) информационных сигналов приведен в описании элемента IBUI.
I
IB
O
OB
Таблица истинности
№
строки
1
2
3
4
Входы
I
0
Z
0
Z
IВ
0
0
Z
Z
Выходы
O
OB
X
0
1
1
0
0
0
Таблица задержек
Путь
IO
01
t10
Задержка, t
нс
2.2 6.7
IOB
t01
t10
10.4 11.2
IBO
t01
t10
2.2 6.7
IBOB
t01
t10
2.2 6.7
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
123
L0DRE1 Однотактный D-триггер с нулевым
спейсером, синхронным сбросом
и разрешением записи
Элемент L0DRE1 – однотактный D-триггер с синхронным сбросом
и бифазным выходом. Назначение выводов: R  вход синхронного
начального сброса; E  вход разрешения записи с нулевым спейсеL0DRE1
ром; D – унарный информационный вход; Q, QB  бифазный информационный выход.
Синхронный сброс триггера осуществляется в его спейсерной фазе
(E=0) при подаче низкого уровня на вход R (R=0). При этом выходы
триггера устанавливаются в начальное состояние Q=0, QB=1.
В рабочей фазе при E=1 и высоком уровне на входе синхронного
сброса (R=1) информация со входа D записывается в триггер.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходом
схемы: n-типа Nn=2 и p-типа Np=2.
Коэффициент объединения по входам D и E – 2.
Рекомендуемая нагрузочная способность по выходам ≤ 3.
Размер элемента составляет 4 ячейки поля БМК.
Область применения  синхронная или СС-схемотехника. При использовании в СС-схемотехнике элемент должен быть дополнен индикатором
окончания переходных процессов.
Таблица истинности
D T Q
E
QB
R
№
строки
1
2
3
4
51)
6
1)
D
*
0
*
1
1

Входы
E
0
1
0
1
1
1
R
0
*
1
1
0
1
Выходы
Q
QB
0
1
0
1
хранение
1
0
1
0
X
Нарушение предустановки.
Таблица задержек
Путь
RQ RQB DQ DQB
EQ
EQB
t10
t01
t01 t10 t01 t10 t01 t10 t01 t10
Задержка,
нс
2.9
2.1
4.0 2.0 4.5 1.4 3.9 1.7 4.4 1.2
ИПИ РАН и НПК «Технологический центр» МИЭТ
124
Описание базовых элементов
L0DRE2 Двухтактный D-триггер с нулевым
спейсером, синхронным сбросом
и разрешением записи
Элемент L0DRE2 – двухтактный D-триггер с синхронным
сбросом и бифазным выходом. Назначение выводов: R 
вход синхронного сброса; E  вход разрешения записи с нулевым спейсером; D – унарный информационный вход; I 
L0DRE2
вход разрешения записи в первую ступень триггера (соединяется с выходом индикаторного элемента, который с ним используется); Q, QB  бифазный информационный выход триггера; U, UB,
DB, DE, EB  вспомогательные выходы, необходимые для индикации
элемента.
Синхронный сброс триггера осуществляется в его спейсерной фазе (E=0)
при подаче высокого уровня на вход R (R=1). При этом выходы триггера
устанавливаются в начальное состояние Q=0, QB=1.
В рабочей фазе при E=1 и низком уровне на входах синхронного сброса
(R=0) и разрешения записи (I=0) информация со входа D записывается в
первую ступень триггера и после подачи на вход разрешения записи низкого уровня (E=0) перезаписывается во вторую ступень, обновляя состояние его выходов. Для индикации используется элемент G0B3I2.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
схемы: n-типа Nn=2 и p-типа Np=3.
Коэффициент объединения по входу D − 3, по входам E и I − 2.
Рекомендуемая нагрузочная способность по выходам Q, QB и DE ≤ 3,
по выходам U, UB и EB − 1, по выходу DB ≤ 4.
Размер элемента составляет 10 ячеек поля БМК.
Область применения  СС-схемотехника.
D TT Q
QB
E
U
UB
R
DB
DE
EB
I
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
125
Таблица истинности
№
строки D
1
*
2
*
3
*
4
*
5
1
6
1
7
0
8
0
91)
0
101)
1
112)

123)

Входы
E
R
0
1
1
1
1
0
0
0
1
0
1→0 0
1
0
1→0 0
1
1
1
1
1
0
0
0
I
*
1
1
*
0
0
0
0
0
0
0
0
Выходы
Q QB U UB DB DE EB
0
1
1
0
/D
1
1
хранение
1
0
/D
/D
0
хранение
/D
/D
0
1
1
UB U хранение /D
хранение
1
0
0
0
0
0
1
1
0
0 0→1 0→1
хранение
0
1
1
1
0
1
0
0
1
1
1 0→1
хранение
0
1
1
1
0
хранение
1
0
0
0
0
хранение
X
0
X
0
1)
Нарушение предустановки.
Изменения входа D запрещены до перехода входа разрешения Е в спейсер.
3)
Изменения входа D запрещены до выполнения перехода EB 01.
2)
Таблица задержек
Путь
Задержка,
нс
Путь
Задержка,
нс
DDB
t01 t10
0.8 0.4
EDE
t01 t10
1.0 1.0
DDE DU
t01 t10 t01 t10
1.2 1.1 5.0 7.0
EEB RQ
t01 t10
t10
1.2 0.7
5.9
DUB
t01 t10
5.2 7.7
RQB
t01
8.8
EQ
t01 t10
5.6 2.8
RU
t01
4.5
EQB
t01 t10
5.6 2.8
RUB
t10
2.0
EU
t01 t10
5.2 7.9
IU
t01 t10
4.4 7.0
EUB
t01 t10
6.0 8.0
IUB
t01 t10
5.2 7.2
L0RCE2 Двухтактный RS-триггер с нулевым
спейсером, синхронным сбросом
и разрешением записи
Элемент L0RCE2 – двухтактный RS-триггер с синхронным сбросом и бифазным выходом. Назначение выводов:
C  вход синхронного сброса (или CC-сброса при испольC
зовании элемента L0RCE2 в составе макроэлемента); E 
L0RCE2
вход разрешения записи с нулевым спейсером; S, R – парафазный информационный вход; Q, QB  бифазный информационный выход; U, UB, EB  вспомогательные выходы, необходимые для
S
R
E
TT Q
QB
EB
U
UB
ИПИ РАН и НПК «Технологический центр» МИЭТ
126
Описание базовых элементов
индикации элемента.
Синхронный сброс триггера осуществляется в спейсерной фазе (E=0)
при подаче высокого уровня на вход С (С=1). При этом выходы триггера устанавливаются в начальное состояние Q=0, QB=1.
В рабочей фазе при E=1 и низком уровне на входе синхронного сброса
(С=0) информация со входов S, R записывается в первую ступень
триггера и после подачи на вход разрешения записи низкого уровня
(E=0) перезаписывается во вторую ступень, обновляя состояние выходов триггера. Для индикации используется элемент OAOA1 (см.
описание макроэлемента R0CE20). Он позволяет превратить синхронный сброс в самосинхронный.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
схемы: n-типа Nn=2 и p-типа Np=2.
Рекомендуемая нагрузочная способность по выходам Q и QB ≤ 3, по
выходам U, UB и EB − 1, по выходу DB ≤ 4.
Размер элемента составляет 7 ячеек поля БМК.
Область применения  СС-схемотехника; первичное использование –
в составе макроэлемента R0CE20.
Таблица истинности
№
строки
1
2
3
4
5
6
7
81)
92)
10
11
1)
2)
S
*
*
0
0
1
1
1
0
*

*
Входы
R
E
*
0
*
0
1
1
1
1→0
1
1
0
1
0
1→0
0
1
*
1
*
1

1
C
1
0
0
0
0
0
0
0
1
0
0
Q
QB
0
1
UB
U
хранение
1
0
UB
U
хранение
0
1
хранение
хранение
хранение
хранение
Выходы
U
UB
1
0
хранение
0
1
хранение
хранение
1
0
хранение
1
1
X
X
X
EB
1
1
0
0→1
0
0
0→1
0
0
0
0
Неопределенное состояние выходов U, UB после перехода в S=R=1.
Нарушение синхронной предустановки.
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
127
Таблица задержек
Путь
EQ
EQB EEB
EU
EUB CQ CQB
t01
Задержка, t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t10
нс
5.3 2.7 5.3 2.7 1.2 0.7 3.5 6.5 5.7 5.2 5.2
7.8
Путь
CU
CUB
t01
t10
Задержка,
нс
3.9
1.8
L0RRE2 Двухтактный RS-триггер с нулевым
спейсером, синхронным сбросом,
разрешением записи и дополнительным
разрешением записи первой ступени
Элемент L0RRE2 – двухтактный RS-триггер с синхронным сбросом и бифазным выходом. Назначение выводов:
EB
RT
RT  вход синхронного сброса; E  вход разрешения заU
UB
I
писи с нулевым спейсером; I  вход разрешения записи в
L0RRE2
первую ступень триггера (соединяется с индикаторным
выходом макроэлемента, в составе которого используется); S, R – парафазный информационный вход; Q, QB  бифазный информационный выход; U, UB, EB  вспомогательные выходы, необходимые для
индикации элемента.
Синхронный сброс триггера осуществляется в спейсерной фазе (E=0)
при подаче высокого уровня на вход RT (RT=1). При этом выходы
триггера устанавливаются в начальное состояние Q=0, QB=1.
В рабочей фазе при E=1, I=0 и низком уровне на входе синхронного
сброса (RT=0) информация со входов S, R записывается в первую
ступень триггера и после подачи на вход разрешения записи низкого
уровня (E=0) перезаписывается во вторую ступень, обновляя состояние выходов триггера. Для индикации используется элемент G0B3I
(см. описание макроэлемента S0RRE0).
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
схемы: n-типа Nn=2 и p-типа Np=3.
Коэффициент объединения по входу I − 2.
Рекомендуемая нагрузочная способность по выходам Q и QB ≤ 3, по
S
R
E
TT Q
QB
ИПИ РАН и НПК «Технологический центр» МИЭТ
128
Описание базовых элементов
выходам U и UB ≤ 2, по выходу EB − 1.
Размер элемента составляет 8 ячеек поля БМК.
Область применения  СС-схемотехника; первичное использование –
в составе макроэлементов S0RRE0 и S0RRE1.
Таблица истинности
№ строки
1
2
3
4
5
6
7
8
9
10
11
12
131)
14
15
162)
1)
2)
S
*
*
*
*
1
0
0
0
1
1
1
1
0

*
*
Входы
E
0
1
0
1
1
1
1→0
0
0
1
1→0
0
1
1

1
*
1
R
*
*
*
*
1
1
1
1
1
0
0
0
0
*
RT
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
1
I
*
1
*
1
0
0
0
*
*
0
0
*
0
0
0
0
Выходы
Q
QB
U
UB
0
1
1
0
хранение
1
0
хранение
UB
U
хранение
хранение
хранение
0
1
1
0
хранение
хранение
UB
U
хранение
UB
U
хранение
1
0
0
1
хранение
хранение
UB
U
хранение
1
1
хранение
X
хранение
X
хранение
X
EB
1
0
1
0
0
0
0→1
1
1
0
0→1
1
0
0
0
0
Неопределенное состояние выходов U, UB после перехода в S=R=1.
Нарушение предустановки.
Таблица задержек
Путь
Задержка,
нс
Путь
Задержка,
нс
EQ
t01 t10
5.3 2.7
RTU
t01
4.8
EQB
t01 t10
5.3 2.7
RTUB
t10
1.9
EEB
t01 t10
1.2 0.7
IU
t01 t10
6.9 7.6
EU EUB RTQ RTQB
t01 t10 t01 t10
t10
t01
7.7 8.4 6.3 11.2 6.0
8.7
IUB
t01 t10
5.5 9.4
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
129
L0RRE3 Двухтактный RS-триггер с нулевым
спейсером, синхронным сбросом
и разрешением записи
Элемент L0RRE3 – двухтактный RS-триггер с синхронным сбросом. Назначение выводов: RT  вход синхронного сброса; E  вход разрешения записи с нулевым спейсеL0RRE3
ром; EВ  выход инверсии входа разрешения записи; R, S
 бифазный информационный вход; Q, QB  бифазный информационный выход триггера; U, UB  бифазный выход первой бистабильной
ячейки (ступени) триггера. Выходы EВ, U и UB необходимы для индикации окончания переходных процессов в триггере; однако в некоторых случаях они могут оказаться полезными и как источники информационных сигналов. При E=0 и RT=1 элемент устанавливается в
начальное состояние Q=0, QB=1.
Первичное использование – в качестве входной части элемента
R0RE21, двухтактного RS-триггера с синхронным сбросом.
Элемент может быть использован (как входная часть) для построения
СС-реализаций двухтактных RS-триггеров как с синхронным (например, элемент R0RE21), так и с СС-сбросом.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
схемы: n-типа Nn=2 и p-типа Np=2.
Коэффициент объединения по входам R и S − 2.
Рекомендуемая нагрузочная способность по выходам Q и QB ≤ 3, по
выходам U и UB ≤ 2, по выходу EB − 1.
Размер элемента составляет 7 ячеек поля БМК.
Область применения  CC-схемотехника; пример использования –
элемент R0RE21.
TT Q
QB
U
UB
RT
EB
S
R
E
ИПИ РАН и НПК «Технологический центр» МИЭТ
130
Описание базовых элементов
Таблица истинности
№ строки
1
2
3
4
5
6
7
81)
9
10
112)
1)
2)
S
*
*
1
0
0
1
1
0

*
*
Входы
R
E
RT
*
0
1
*
0
0
1
1
0
1
1
0
1 10 0
0
1
0
0 10 0
0
1
0
*
1
0
1
0

*
1
1
Выходы
QB
U
UB
1
1
0
U
хранение
хранение
хранение
0
1
1
0
хранение
хранение
1
0
0
1
хранение
хранение
1
1
хранение
X
хранение
X
хранение
X
Q
0
UB
EB
1
1
0
0
01
0
01
0
0
0
0
Неопределенное состояние выходов U, UB после перехода в S=R=1.
Нарушение предустановки.
Таблица задержек
Путь
EQ
Задержка, t01 t10
нс
4.9 2.5
Путь
RTU
01
Задержка, t
нс
3.6
EQB EEB EU EUB RTQ RTQB
t01 t10 t01 t10 t01 t10 t01 t10
t10
t01
4.9 2.6 1.2 0.7 3.2 6.0 4.3 4.8
4.7
7.1
RTUB
t10
1.7
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
131
L0RRE4 Двухтактный RS-триггер с нулевым
спейсером, синхронным сбросом,
разрешением записи и дополнительным
разрешением записи второй ступени
Элемент L0RRE4 – двухтактный RS-триггер с синхронным сбросом. Используется как входная часть макроэлемента S0RRE2  разряда регистра сдвига с синхронным
L0RRE4
сбросом. Назначение выводов: RT  вход синхронного
сброса; E  вход разрешения записи с нулевым спейсером; EI  вход
разрешения перезаписи информации из первой ступени триггера во
вторую; EВ  выход инверсии входа разрешения записи; R, S  бифазный информационный вход; Q, QB  бифазный информационный
выход; U, UB  бифазный выход первой бистабильной ячейки (ступени). Выходы EВ, U и UB необходимы для индикации окончания переходных процессов в триггере; однако в некоторых случаях они могут
оказаться полезными и как источники информационных сигналов.
При построении регистра сдвига вход EI подключается к выходу EB
следующего разряда.
Синхронный сброс осуществляется при подаче на вход RT высокого
уровня (RT=1) в спейсерной фазе (E=0, EI=1). При этом выходы триггера устанавливаются в состояние Q=UB=0, QB=U=1, EB=1.
В рабочей фазе при E=1 и низком уровне на входе начальной установки (RT=0) информация со входов R и S записывается в первую ступень (выходы U, UB), и затем при переходе триггера в состояние
спейсера (E=0, EI=1) состояние первой бистабильной ячейки переписывается во вторую ступень (выходы Q, QB).
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
схемы: n-типа Nn=3 и p-типа Np=2.
Коэффициент объединения по входу EI  2.
Рекомендуемая нагрузочная способность по выходам Q, QB, U и UB ≤
2, по выходу EB  1.
Размер элемента составляет 8 ячеек поля БМК.
Область применения  СС-регистры сдвига; первичное использование
– в составе макроэлемента S0RRE2.
S TT Q
R
QB
E
U
EI
UB
EB
RT
ИПИ РАН и НПК «Технологический центр» МИЭТ
132
Описание базовых элементов
Таблица истинности
№
строки
1
2
3
4
5
6
7
8
9
10
11
12
131)
142)
152)
162)
17
18
1)
2)
S
*
*
1
0
0
1
1
1
*
*
1
0
0
0
1
0

*
Входы
E
EI
0
1
0
0
1
*
1
*
1→0
*
1
*
1
*
1→0
*
0
0
0
1
1
*
1
*
1
*
1
*
1
*
1
*
1
*

1
*
R
*
*
1
1
1
1
0
0
*
*
0
1
0
0
0
1
*
Выходы
RT Q QB EB
U
UB
1
0
1
1
1
0
1
хранение
1
1
0
1
хранение
0
1
0
0
хранение
0
0
1
0
1
0
0→1 хранение
0
хранение
0
хранение
0
хранение
0
1
0
0
0
1
0→1 хранение
0
хранение
1
хранение
0 UB U
1
хранение
0
хранение
0
1
0
0
хранение
0
0
1
0
хранение
0
1
1
1
хранение
0
1
1
1
хранение
0
1
0
1
хранение
0
0
1
*
хранение
0
X
*
хранение
0
X
Неопределенное состояние выходов U, UB после перехода в S=R=1.
Нарушение предустановки.
Таблица задержек
Путь
Задержка,
нс
Путь
Задержка,
нс
EQ
t01 t10
5.7 3.8
RTU
t01
3.6
EQB
t01 t10
5.7 3.8
RTUB
t10
1.7
EU
t01 t10
3.2 6.0
EIQ
t01 t10
4.7 2.7
EUB EEB RTQ RTQB
t01 t10 t01 t10
t10
t01
4.3 4.8 1.2 0.7 6.1
8.0
EIQB
t01 t10
4.7 2.7
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
133
L0RTE2 Двухтактный RS-триггер с нулевым
спейсером, самосинхронными сбросом
и установкой, разрешением записи
(вариант 1)
Элемент L0RTE2  двухтактный RS-триггер с ССпредустановкой. Назначение выводов: RT, ST  входы
сброса и установки; E  вход разрешения записи с нулевым спейсером; I  вход разрешения записи в первую стуL0RTE2
пень триггера (соединяется с индикаторным выходом
макроэлемента, в составе которого используется); W  вход разрешения предустановки; R, S  бифазный информационный вход; EВ 
выход инверсии входа разрешения записи; Q, QB  бифазный информационный выход триггера; U, UB  бифазный выход первой бистабильной ячейки (ступени) триггера. Выходы EВ, U и UB нужны для
индикации окончания переходных процессов в триггере.
СС-предустановка выполняется таким образом. При E=0 на вход W
подается значение W=1; выходы U и UB переходят в состояние 0, что
фиксирует индикаторный элемент, отслеживающий состояние триггера. Затем на входах предустановки устанавливается требуемый код
инициализации (RT=1, ST=0 для установки в состояние Q=0, QB=1
или RT=0, ST=1 для установки в состояние Q=1, QB=0), на вход W
подается значение W=0. После фиксации индикаторным элементом
переключения выходов Q и QB на входы предустановки RT, ST подается низкий уровень, и предустановка заканчивается. Для индикации
используется элемент G0B3I (см. описание макроэлемента S0RTE0).
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами схемы: n-типа Nn=2 и p-типа Np=3.
Коэффициент объединения по входам W и I − 2.
Рекомендуемая нагрузочная способность по выходам Q и QB ≤ 3, по
выходам EB, U и UB − 1.
Размер элемента составляет 10 ячеек поля БМК.
Область применения  СС-схемотехника; первичное использование –
в составе макроэлемента S0RTE0.
S TT Q
R
QB
E
RT
EB
ST
W
U
I
UB
ИПИ РАН и НПК «Технологический центр» МИЭТ
134
Описание базовых элементов
Таблица истинности
№
строки
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
161)
172)
182)
192)
202)
21
22
232)
242)
252)
262)
1)
2)
Входы
S R
E
RT
ST
W I
* *
0
0
*
1
*
* *
0
0
1
10 *
* *
0
0
1
0
*
* *
0
1
0
1
*
* *
0
1
0
10 *
* *
0
1
0
0
*
* *
1
0
1
0
1
* *
1
1
0
0
1
* *
0
0
0
0
*
* *
1
0
0
0
1
1 1
1
0
0
0
*
0 1
1
0
0
0
0
0 1 10
0
0
0
0
1 0
1
0
0
0
0
1 0 10
0
0
0
0
0 0
1
0
0
0
0
* *
1
*
*
1
*
* *
1
0
1
0
0
* *
1
1
0
0
0
* *
*
1
1
0
*
1
*
*
*
*
 *
* 
1
*
*
*
*
* *
0
*
01
0
*
* *
0
01
*
0
*
* *
0
0
0
10 *
* *
0
1
1
1
*
Выходы
Q
QB U
UB
хранение
0
0
1
0
0
1
1
0
0
1
хранение
0
0
0
1
1
0
0
1
1
0
хранение
0
1
хранение
1
0
UB
U
хранение
хранение
хранение
хранение
0
1
1
0
хранение
хранение
1
0
0
1
хранение
хранение
1
1
хранение
X
хранение
X
хранение
X
X
хранение
X
хранение
X
X
X
X
хранение
0
0
EB
1
1
1
1
1
1
0
0
1
0
0
0
01
0
01
0
0
0
0
0
0
1
1
1
1
Неопределенное состояние выходов U, UB после перехода в S=R=1.
Нарушение самосинхронной предустановки.
Таблица задержек
Путь
Задержка,
нс
Путь
Задержка,
нс
EQ
t01 t10
5.3 2.7
WQB
t01 t10
9.7 8.8
EQB
t01 t10
5.3 2.7
WU
t01 t10
5.9 1.6
EEB
EU
EUB WQ
t01 t10 t01 t10 t01 t10 t01 t10
1.2 0.7 9.7 7.6 7.2 10.1 11.7 7.0
WUB
IU
IUB
t01 t10 t01 t10 t01 t10
7.8 2.0 9.0 6.5 6.4 9.3
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
135
L0RTE3 Двухтактный RS-триггер с нулевым
спейсером, самосинхронными сбросом
и установкой, разрешением записи
(вариант 2)
Элемент L0RTE3  двухтактный RS-триггер с ССпредустановкой. Назначение выводов: RT, ST  входы
самосинхронных сброса и установки; E  вход разрешения записи с нулевым спейсером; I  вход разрешения
L0RTE3
записи в первую ступень триггера (соединяется с индикаторным выходом макроэлемента, в составе которого используется); W
 вход разрешения предустановки; R, S  бифазный информационный
вход; EВ  выход инверсии входа разрешения записи; Q, QB  бифазный информационный выход; U, UB  бифазный выход первой бистабильной ячейки (ступени). Выходы EВ, U и UB нужны для индикации
окончания переходных процессов в триггере.
СС-предустановка выполняется следующим образом. При E=0 на вход
W подается значение W=0; оба выхода U и UB переходят в состояние
0, что фиксирует индикаторный элемент, отслеживающий состояние
триггера. Затем на входах предустановки устанавливается код инициализации (RT=1, ST=0 для установки триггера в состояние Q=0,
QB=1 или RT=0, ST=1 для установки в состояние Q=1, QB=0), на
вход W подается значение W=1. После фиксации индикаторным элементом переключения выходов Q и QB на входы предустановки RT,
ST подается низкий уровень, и предустановка заканчивается.
Для индикации используется элемент G0B32I (см. описание S0RTE1).
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами схемы: n-типа Nn=2 и p-типа Np=3.
Коэффициент объединения по входу I − 2.
Рекомендуемая нагрузочная способность по выходам Q, QB и WB ≤ 3,
по выходам EB, U и UB − 1.
Размер элемента составляет 10 ячеек поля БМК.
Область применения  СС-схемотехника; первичное использование –
в составе макроэлемента S0RTE1.
S TT Q
R
QB
E
RT
EB
ST
U
W
UB
WB
I
ИПИ РАН и НПК «Технологический центр» МИЭТ
136
Описание базовых элементов
Таблица истинности
№
стр. S
1
*
2
*
3
*
4
*
5
*
6
*
7
*
8
*
9
*
10
*
11
1
12
0
13
0
14
1
15
1
161) 0
172) *
182) *
192) *
202) *
21 
22
*
232) *
242) *
252) *
262) *
1)
2)
R
*
*
*
*
*
*
*
*
*
*
1
1
1
0
0
0
*
*
*
*
*

*
*
*
*
Входы
E
RT
ST
W I
0
0
*
0
*
0
0
1 01 *
0
0
1
1
*
0
1
0
0
*
0
1
0 01 *
0
1
0
1
*
1
0
1
1
1
1
1
0
1
1
0
0
0
1
*
1
0
0
1
1
1
0
0
1
*
1
0
0
1
0
10
0
0
1
0
1
0
0
1
0
10
0
0
1
0
1
0
0
1
0
1
*
*
0
*
1
0
1
1
0
1
1
0
1
0
*
1
1
1
*
1
*
*
*
*
1
*
*
*
*
0
*
*
01 1
0
*
1
*
01
0
0
0 01 *
0
1
1
0
*
Выходы
Q QB U UB
хранение 0
0
1
0
0
1
1
0
0
1
хранение 0
0
0
1
1
0
0
1
1
0
хранение 0
1
хранение 1
0
UB U хранение
хранение
хранение
хранение 0
1
1
0 хранение
хранение 1
0
0
1 хранение
хранение 1
1
хранение
X
хранение
X
хранение
X
X
хранение
X
хранение
X
X
0
X
X
X
0
X
хранение 0
0
EB
1
1
1
1
1
1
0
0
1
0
0
0
01
0
01
0
0
0
0
/E
0
0
1
1
1
1
WB
1
10
0
1
10
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
/W
/W
0
0
10
1
Неопределенное состояние выходов U, UB после перехода в S=R=1.
Нарушение самосинхронной предустановки.
Таблица задержек
Путь
Задержка,
нс
Путь
Задержка,
нс
EQ
t01 t10
5.3 2.7
WQB
t01 t10
10.3 9.4
EQB EEB
EU
t01 t10 t01 t10 t01 t10
5.3 2.7 1.2 0.7 9.7 7.6
WU WUB WWB
t01 t10 t01 t10 t01 t10
6.4 2.6 8.4 3.0 1.0 0.6
EUB
t01 t10
7.2 10.1
IU
t01 t10
9.0 6.7
WQ
t01 t10
12.3 7.6
IUB
t01 t10
6.4 9.3
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
137
L1DRE2 Двухтактный D-триггер с единичным
спейсером, синхронным сбросом
и разрешением записи
Элемент L1DRE2 – двухтактный D-триггер с синхронным
сбросом и бифазным выходом. Назначение выводов: R 
E
R
вход синхронного начального сброса; E  вход разрешеI
ния записи с единичным спейсером; D – унарный инфорL1DRE2
мационный вход; I  вход разрешения записи в первую
ступень триггера (соединяется с выходом индикаторного элемента,
который с ним используется); Q, QB  бифазный информационный
выход; U, UB, DB, DE, EB  вспомогательные выходы, необходимые
для индикации данного элемента.
Начальный сброс триггера осуществляется в его спейсерной фазе
(E=1) при подаче низкого уровня на вход R (R=0). При этом выходы
триггера устанавливаются в начальное состояние Q=0, QB=1.
В рабочей фазе при E=0 и низком уровне на входе начальной установки (R=1) информация со входа D записывается в первую ступень
триггера и после подачи на вход разрешения записи высокого уровня
(E=1) перезаписывается во вторую ступень, обновляя состояние выходов триггера. Для индикации данного элемента используется элемент G1B3I2.
Особенность элемента  унарный информационный вход D. Это позволяет использовать элемент L1DRE2 в качестве интерфейса между
синхронной и самосинхронной частями общей схемы. Кроме того, эта
особенность позволяет сократить вдвое количество информационных
шин между многоразрядными регистрами в СС-схеме при использовании элемента в качестве разряда регистров на обоих концах линии
передачи.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами схемы: n-типа Nn=3 и p-типа Np=2.
Коэффициент объединения по входу D − 3, по входам E и I − 2.
Рекомендуемая нагрузочная способность по выходам Q, QB и DE ≤ 3,
по выходам U, UB и EB − 1, по выходу DB ≤ 4.
Размер элемента составляет 10 ячеек поля БМК.
Область применения  СС-схемотехника.
D
TT Q
QB
U
UB
DB
DE
EB
ИПИ РАН и НПК «Технологический центр» МИЭТ
138
Описание базовых элементов
Таблица истинности
№
строки
1
2
3
4
5
6
7
8
91)
101)
11
122)
1)
2)
D
*
*
*
*
0
0
1
1
1
0


Входы
E
R
1
0
0
0
0
1
1
1
0
1
01 1
0
1
01 1
0
0
0
0
0
1
1
1
I
*
0
0
*
1
1
1
1
1
1
1
1
Выходы
Q QB U
UB DB DE EB
0
1
1
0
/D
0
0
хранение
1
0
/D
/D
1
хранение
/D
/D
1
UB U хранение /D
0
0
хранение
1
0
0
1
1
UB U хранение
0 10 10
хранение
0
1
1
0
1
UB U хранение
1
0 10
хранение
0
1
1
0
1
хранение
1
0
0
1
1
хранение
X
1
X
1
Нарушение предустановки.
Изменения входа D запрещены до выполнения перехода EB 10.
Таблица задержек
Путь
Задержка,
нс
Путь
Задержка,
нс
Путь
Задержка,
нс
DDB
t01 t10
0.8 0.4
EUB
t01 t10
6.9 4.0
IUB
t01 t10
5.1 3.0
DDE
t01 t10
2.0 0.8
EDE
t01 t10
1.9 0.7
RQ
t01 t10
5.1 3.0
DU DUB
t01 t10 t01 t10
6.2 3.2 5.6 3.7
RQ RQB
t10
t01
1.5
0.8
EQ
t01 t10
3.8 5.8
RU
t01
8.3
EQB
t01 t10
3.8 5.8
RUB
t10
6.3
EU
t01 t10
6.6 4.4
IU
t01 t10
2.5 3.2
L1RCE2 Двухтактный RS-триггер с единичным
спейсером, синхронным сбросом
и разрешением записи
Элемент L1RCE2 – двухтактный D-триггер с синхронным
сбросом и бифазным выходом. Назначение выводов: C 
вход синхронного сброса (или СС-сброса при использоваC
L1RCE2
нии элемента L1RCE2 в составе макроэлемента); E  вход
разрешения записи с единичным спейсером; S, R – бифазный инфорS
R
E
TT Q
QB
EB
U
UB
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
139
мационный вход; Q, QB  бифазный информационный выход; U, UB,
EB  вспомогательные выходы, необходимые для индикации элемента.
Начальный сброс триггера осуществляется в спейсерной фазе (E=1)
при подаче низкого уровня на вход С (С=0). При этом выходы триггера устанавливаются в начальное состояние Q=0, QB=1.
В рабочей фазе при E=0 и высоком уровне на входе начальной установки (С=1) информация со входов S, R записывается в первую ступень и после подачи на вход разрешения записи высокого уровня
(E=1) перезаписывается во вторую ступень, обновляя состояние выходов триггера.
Для индикации используется элемент OAOA1 (см. описание макроэлемента R1CE20). Использование его для индикации входа начального сброса С позволяет сделать сброс самосинхронным.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
схемы: n-типа Nn=2 и p-типа Np=2.
Рекомендуемая нагрузочная способность по выходам Q и QB ≤ 3, по
выходам U и UB ≤ 2, по выходу EB −1.
Размер элемента составляет 7 ячеек поля БМК.
Область применения  СС-схемотехника; первичное использование –
в составе макроэлемента R1CE20.
Таблица истинности
№ строки
1
2
3
4
5
6
7
81)
92)
102)
11
1)
2)
S
*
*
1
1
0
0
0
1
*

*
Входы
R
E
*
1
*
1
0
0
0 01
0
0
1
0
1 01
1
0
*
0
*
0
0

C
0
1
1
1
1
1
1
1
0
1
1
Выходы
Q
QB
U
UB
0
1
1
0
UB
U
хранение
хранение
0
1
1
0
хранение
UB
U
хранение
хранение
1
0
0
1
хранение
хранение
0
0
хранение
X
хранение
X
хранение
X
EB
0
0
1
10
1
1
10
1
1
1
1
Неопределенное состояние выходов U, UB после перехода в S=R=0.
Нарушение синхронной предустановки.
ИПИ РАН и НПК «Технологический центр» МИЭТ
140
Описание базовых элементов
Таблица задержек
Путь
SU
EQ
Задержка, t01 t10 t01 t10
нс
6.0 2.6 3.2 4.7
EQB EEB EUB CU CUB
t01 t10 t01 t10 t01 t10
t01
t10
3.2 4.7 1.2 0.7 5.5 2.8 2.6
3.4
L1RRE2 Двухтактный RS-триггер с единичным
спейсером, синхронным сбросом
и разрешением записи
Элемент L1RRE2 – двухтактный RS-триггер с синхронным сбросом и бифазным выходом. Назначение вывоEB
дов: RT  вход синхронного сброса; E  вход разрешения
RT
U
записи с единичным спейсером; I  вход разрешения заUB
I
L1RRE2
писи в первую ступень триггера (соединяется с индикаторным выходом макроэлемента, в составе которого используется); S,
R – бифазный информационный вход; Q, QB  бифазный информационный выход; U, UB, EB  вспомогательные выходы, необходимые
для индикации элемента.
Начальный сброс триггера осуществляется в его спейсерной фазе
(E=1) при подаче низкого уровня на вход RT (RT=0). При этом выходы триггера устанавливаются в начальное состояние Q=0, QB=1.
В рабочей фазе при E=0, I=1 и высоком уровне на входе синхронного
сброса (RT=1) информация со входов S, R записывается в первую
ступень триггера и после подачи на вход разрешения записи высокого
уровня (E=1) перезаписывается во вторую ступень, обновляя состояние выходов триггера. Для индикации используется элемент G0B3I
или G0B3IB (см. описание макроэлементов S1RRE0 и S1RRE1).
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
схемы: n-типа Nn=3 и p-типа Np=2.
Коэффициент объединения по входу I − 2.
Рекомендуемая нагрузочная способность по выходам Q и QB ≤ 3, по
выходам EB, U и UB − 1.
Размер элемента составляет 8 ячеек поля БМК.
Область применения  CC-схемотехника; первичное использование –
в составе макроэлементов S1RRE0 и S1RRE1.
S
R
E
TT Q
QB
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
141
Таблица истинности
№
строки
1
2
3
4
5
6
7
8
9
10
11
12
131)
14
15
162)
1)
2)
S
*
*
*
*
0
1
1
1
0
0
0
0
1

*
*
Входы
E
1
0
1
0
0
0
0→1
1
1
0
0→1
1
0
0
 0
*
0
R
*
*
*
*
0
0
0
0
0
1
1
1
1
*
RT
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
0
I
*
0
*
0
1
1
1
*
*
1
1
*
1
1
1
1
Выходы
Q
QB U
UB
0
1
1
0
хранение
1
0
UB
U
хранение
хранение
хранение
хранение
0
1
1
0
хранение
UB
U
хранение
UB
U
хранение
хранение
1
0
0
1
хранение
UB
U
хранение
хранение
0
0
хранение
X
хранение
X
хранение
X
EB
0
1
0
1
1
1
1→0
0
0
1
1→0
0
1
1
1
1
Неопределенное состояние выходов U, UB после перехода S=R=0.
Нарушение предустановки.
Таблица задержек
Путь
EQ EQB
Задержка, t01 t10 t01 t10
нс
3.2 4.7 3.2 4.7
Путь RTU RTUB
01
t10
Задержка, t
нс
2.1
2.7
EEB
t01 t10
1.2 0.7
IU
t01 t10
5.1 2.6
EU EUB RTQ RTQB
t01 t10 t01 t10
t10
t01
6.7 4.1 7.1 4.6 6.8
5.3
IUB
t01 t10
5.6 3.0
ИПИ РАН и НПК «Технологический центр» МИЭТ
142
Описание базовых элементов
L1RTE2 Двухтактный RS-триггер с единичным
спейсером, самосинхронными сбросом и
установкой, разрешением записи (вариант 1)
Элемент L1RTE2  двухтактный RS-триггер с СС-предустановкой. Назначение выводов: RT, ST  входы самосинхронного сброса и установки; E  вход разрешения записи
с единичным спейсером; I  вход разрешения записи в
L1RTE2
первую ступень триггера (соединяется с индикаторным
входом микроэлемента, в составе которого используется); W  вход
разрешения начальной предустановки; R, S  бифазный информационный вход; EВ  выход инверсии входа разрешения записи; Q, QB 
бифазный информационный выход; U, UB  бифазный выход первой
бистабильной ячейки (ступени). Выходы EВ, U и UB нужны для индикации окончания переходных процессов в триггере.
Для выполнения СС-предустановки при E=1 на вход W подается значение W=0; оба выхода U и UB переходят в состояние 1, что фиксирует индикаторный элемент, отслеживающий состояние триггера. Затем
на входах предустановки устанавливается требуемый код инициализации (RT=0, ST=1 для установки триггера в состояние Q=0, QB=1
или RT=1, ST=0 для установки разряда в состояние Q=1, QB=0), на
вход W подается значение W=1. Переключение выходов Q и QB в
соответствующее состояние фиксируется индикаторным элементом.
Процесс предустановки заканчивается подачей на входы RT, ST высокого уровня.
Для индикации используется элемент G1B3I (см. описание макроэлемента S1RTE0).
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами схемы: n-типа Nn=3 и p-типа Np=2.
Коэффициент объединения по входам W и I − 2.
Рекомендуемая нагрузочная способность по выходам Q и QB ≤ 3, по
выходам EB, U и UB − 1.
Размер элемента составляет 10 ячеек поля БМК.
Область применения  CC-схемотехника; первичное использование –
в составе макроэлемента S1RTE0.
TT Q
S
R
QB
E
EB
RT
ST
W
U
I
UB
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
143
Таблица истинности
№
строки S
1
*
2
*
3
*
4
*
5
*
6
*
7
*
8
0
9
1
10
1
11
0
12
0
131)
1
142)
*
15

16
*
172)
*
182)
*
192)
*
202)
*
212)
*
222)
*
1)
2)
Входы
R
E RT ST
*
1
*
*
*
1
1
0
*
1
0
1
*
0
1
0
*
0
0
1
*
1
1
1
*
0
1
1
0
0
1
1
0
0
1
1
0 01 1
1
1 10 1
1
1 01 1
1
1
0
1
1
*
*
0
0
*
0
*
*
0
*
*

*
0
0
1
*
0
1
0
*
0
*
*
*
0
*
*
*
1
* 10
*
1 10 *
W
0
1
1
1
1
1
1
1
1
1
1
1
1
1
*
*
1
1
0
0
1
1
I
*
*
*
0
0
*
0
*
1
1
1
1
1
*
*
*
1
1
1
0
*
*
Выходы
Q QB
U
UB
хранение
1
1
1
0
0
1
0
1
1
0
хранение
0
1
хранение
1
0
UB U хранение
хранение
хранение
хранение
0
1
1
0
хранение
хранение
1
0
0
1
хранение
хранение
0
0
X
хранение
X
хранение
X
хранение
X
хранение
X
хранение
X
хранение
1
1
X
1
X
1
X
EB
0
0
0
1
1
0
1
1
1
10
1
10
1
Неопределенное состояние выходов U, UB после перехода в S=R=0.
Нарушение самосинхронной предустановки.
Таблица задержек
Путь
Задержка,
нс
Путь
Задержка,
нс
EQ
t01 t10
3.2 4.7
WQB
t01 t10
5.8 6.7
EQB EEB
EU
t01 t10 t01 t10 t01 t10
3.2 4.7 1.2 0.7 6.2 4.4
WU WUB
IU
t01 t10 t01 t10 t01 t10
2.2 2.6 2.7 3.2 5.1 2.9
ИПИ РАН и НПК «Технологический центр» МИЭТ
EUB
WQ
t01 t10 t01 t10
7.9 3.8 5.2 7.4
IUB
t01 t10
6.3 2.7
1
1
1
1
1
1
0
0
144
Описание базовых элементов
L1RTE3 Двухтактный RS-триггер с единичным
спейсером, самосинхронными сбросом
и установкой, разрешением записи
(вариант 2)
Элемент L1RTE3  двухтактный RS-триггер с ССпредустановкой. Назначение выводов: RT, ST  входы
сброса и установки; E  вход разрешения записи с единичным спейсером; I  вход разрешения записи в первую
L1RTE3
ступень триггера (соединяется с индикаторным входом
микроэлемента, в составе которого используется); W  вход разрешения предустановки; R, S  бифазный информационный вход; EВ 
выход инверсии входа разрешения записи; Q, QB  бифазный информационный выход; U, UB  бифазный выход первой бистабильной
ячейки (ступени). Выходы EВ, U и UB необходимы для индикации
окончания переходных процессов.
СС-предустановка выполняется следующим образом. При E=1 на вход
W подается значение W=1; оба выхода U и UB переходят в состояние
1, что фиксирует индикаторный элемент, отслеживающий состояние
триггера. Затем на входах предустановки устанавливается требуемый
код инициализации (RT=0, ST=1 для установки в состояние Q=0,
QB=1 или RT=1, ST=0 для установки в состояние Q=1, QB=0), на
вход W подается значение W=0. После фиксации индикаторным элементом переключения выходов Q и QB на входы RT, ST подается высокий уровень, и предустановка заканчивается.
Для индикации используется элемент G1B32I (см. описание макроэлемента S1RTE1).
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
схемы: n-типа Nn=3 и p-типа Np=2.
Коэффициент объединения по входу I − 2.
Рекомендуемая нагрузочная способность по выходам Q, QB и WB ≤ 3,
по выходам EB, U и UB − 1.
Размер элемента составляет 10 ячеек поля БМК.
Область применения  СС-схемотехника; первичное использование –
в составе макроэлемента S1RTE1.
TT Q
S
R
QB
E
EB
RT
ST
U
W
UB
WB
I
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
145
Таблица истинности
Входы
№
строки S R E RT ST W
1
* * 1
*
*
1
2
* * 1
1
0
0
3
* * 1
0
1
0
4
* * 0
1
0
0
5
* * 0
0
1
0
6
* * 1
1
1
0
7
* * 0
1
1
0
8
0 0 0
1
1
0
9
1 0 0
1
1
0
10
1 0 01 1
1
0
11
0 1 0
1
1
0
12
0 1 01 1
1
0
131)
1 1 0
1
1
0
142)
* * *
0
0
0
15
*
*
*
 * 0
16
*  0
*
*
*
172)
* * 0
0
1
0
182)
* * 0
1
0
0
192)
* * 0
*
*
1
202)
* * 0
*
*
1
2)
21
* * 1
* 10 1
222)
* * 1 10 *
1
1)
2)
I
*
*
*
0
0
*
0
*
1
1
1
1
1
*
*
*
1
1
1
0
*
*
Выходы
Q QB U UB EB WB
хранение 1
1
0
0
1
0 0
1
0
1
0
1 1
0
0
1
хранение 0
1
1
1
хранение 1
0
1
1
UB U хранение 0
1
хранение
1
1
хранение
1
1
хранение 0
1
1
1
1
0 хранение 10 1
хранение 1
0
1
1
0
1 хранение 10 1
хранение 0
0
1
1
X
хранение
X
1
X
хранение
X
1
X
хранение
X
1
1
хранение
X
1
1
хранение
X
1
0
хранение 1
1
1
0
X
0
0
X
0
0
Неопределенное состояние выходов U, UB после перехода в S=R=0.
Нарушение самосинхронной предустановки.
Таблица задержек
Путь
EQ
EQB EEB
EU
Задержка, t01 t10 t01 t10 t01 t10 t01 t10
нс
3.2 4.7 3.2 4.7 1.2 0.7 6.2 4.4
Путь
WQB WU WUB WWB
01
t10 t01 t10 t01 t10 t01 t10
Задержка, t
нс
6.9 7.7 3.0 3.5 3.3 4.1 1.0 0.6
ИПИ РАН и НПК «Технологический центр» МИЭТ
EUB
t01 t10
7.8 3.8
IU
t01 t10
5.1 2.9
WQ
t01 t10
6.2 8.5
IUB
t01 t10
6.3 2.7
146
Описание базовых элементов
M021BE Мультиплексор из 2 в 1 с нулевым
спейсером, инверсией выходов и
разрешением
Элемент M021BE – мультиплексор 2:1 с парафазным сигналом разрешения.
Назначение выводов: A, AВ  парафазный информационный вход первого канала; В, ВВ  парафазный информациM021BE
онный вход второго канала; SA, SB  парафазный сигнал
выборки каналов с нулевым спейсером; EA, EB  парафазный вход разрешения с нулевым спейсером; I  выход индикатора
окончания переходных процессов, O, OВ  парафазный выход с единичным спейсером.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
схемы: n-типа Nn=3 и p-типа Np=2.
Коэффициент объединения по входам SA, SB, EA и EB  2.
Рекомендуемая нагрузочная способность по выходам O и OB ≤ 2, по
выходу I ≤ 4.
Размер элемента составляет 7 ячеек поля БМК.
Область применения  CC-схемотехника. Сигналы выборки SA и SB
могут быть статическими, например, в отказоустойчивых реализациях. В этом случае роль сигналов, обеспечивающих CC-работу мультиплексора, играют входы EA и EВ. Функционально и структурно вход
SA эквивалентен EA, а вход SB  EВ.
MX
A
AB
O
B
BB OB
EA
EB
I
SA
SB
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
147
Таблица истинности
№
строки A
1
*
2
*
3
*
4
*
5
*
6
*
7
*
8
*
9
*
10
*
11
*
12
*
13
*
14
*
15
*
16
*
17
*
18
*
19
*
20
*
21

22
*
23
*
24
*
AB
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*

*
*
Входы
B BB EA EB
*
*
0
0
*
*
1
0
*
*
0
0
*
*
0
1
*
*
0
0
*
*
0
1
*
*
1
0
*
*
0
0
*
*
1
0
*
*
0
0
*
*
0
0
*
*
0
1
*
*
0
0
*
*
0
0
*
*
0
0
*
*
0
0
*
*
*
*
*
*
1
1
*
*
*
1
*
*
1
*
*
*
1
*
*
*
1
*
*
*
1

*  *
1
SA
1
1
0
0
0
0
0
0
0
0
0
0
1
0
0
1
1
*
1
*
1
1
*
*
SB
0
0
1
1
0
0
0
0
0
1
0
0
0
0
1
0
1
*
*
1
*
*
1
1
O
1
/AB
1
/BB
1
1
1
1
1
1
1
1
1
1
1
1
Выходы
OB
I
0
1
/A А+АВ
0
1
/B В+ВВ
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
X
X
X
X
X
X
X
X
Таблица задержек
Путь
Задержка,
нс
Путь
Задержка,
нс
Путь
Задержка,
нс
AOB
t01 t10
2.4 2.6
BOB
t01 t10
1.8 2.0
SAO
t01 t10
2.2 2.5
AI
t01 t10
4.0 3.4
BI
t01 t10
3.3 2.9
SAOB
t01 t10
2.2 2.5
ABO
t01 t10
2.4 2.7
BBO
t01 t10
1.8 2.0
SAI
t01 t10
3.7 3.1
ABI
t01 t10
3.6 3.3
BBI
t01 t10
2.9 2.7
SBO
t01 t10
2.1 2.2
ИПИ РАН и НПК «Технологический центр» МИЭТ
EAO EAOB
t01 t10 t01 t10
2.0 2.3 2.0 2.3
EBO EBOB
t01 t10 t01 t10
1.7 1.8 1.7 1.8
SBOB SBI
t01 t10 t01 t10
2.1 2.2 3.2 3.1
EAI
t01 t10
3.5 2.9
EBI
t01 t10
2.9 2.6
148
Описание базовых элементов
M021EM Мультиплексор из 2 в 1 с нулевым спейсером, мощным выходом и разрешением
Элемент M021EM – парафазный мультиплексор 2:1 с
мощным выходом. Назначение выводов: A, AВ  парафазный информационный вход первого канала; В, ВВ  парафазный информационный вход второго канала; SA, SB 
M021EM
парафазный сигнал выборки каналов с нулевым спейсером;
E  управляющий сигнал с нулевым спейсером; I  выход индикатора
окончания переходных процессов; OP, OPВ  парафазный выход с
единичным спейсером; O, OВ  мощный парафазный выход с нулевым спейсером.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
схемы: n-типа Nn=3 и p-типа Np=2.
Коэффициент объединения по входам E, SA и SB  2.
Рекомендуемая нагрузочная способность по выходам O и OB ≤ 9, по
выходу I ≤ 4, по выходам OP и OPB – 1.
Размер элемента составляет 8 ячеек поля БМК.
Область применения  CC-схемотехника.
MX
A
AB
O
B
OB
BB OP
SA OP B
SB
E
I
Таблица истинности
№ строки
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
A
*
*
0
0
1
*
*
*
*
1
*

*
*
*
AB
*
*
1
0
0
*
*
*
*
1
*
*

*
*
B
*
*
*
*
*
0
0
1
*
*
1
*
*

*
Входы
BB
SA
*
*
*
0
*
1
*
1
*
1
1
0
0
0
0
0
*
1
*
1
1
0
*
1
*
1
*
0
0

SB
*
0
0
0
0
1
1
1
1
0
1
0
0
1
1
E
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
O
0
0
0
0
1
0
0
1
OB
0
0
1
0
0
1
0
0
Выходы
OP OPB
1
1
1
1
0
1
1
1
1
0
0
1
1
1
1
0
X
X
X
X
X
X
X
I
1
1
0
1
0
0
1
0
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
149
Таблица задержек
Путь
Задержка,
нс
Путь
Задержка,
нс
Путь
Задержка,
нс
Путь
Задержка,
нс
AO
t01 t10
3.6 3.0
BOPB
t01 t10
2.5 2.4
SAO
t01 t10
3.7 3.2
SBI
t01 t10
2.5 2.4
AOPB
t01 t10
2.8 2.7
BI
t01 t10
4.7 3.9
SAOB
t01 t10
3.7 3.3
EOP
t01 t10
4.7 3.9
AI
t01 t10
5.0 4.2
BBOB
t01 t10
3.3 2.7
SAI
t01 t10
5.4 4.2
EOPB
t01 t10
3.3 2.7
ABOB
t01 t10
3.6 3.0
BBOP
t01 t10
2.5 2.4
SBOP
t01 t10
2.7 2.4
EO
t01 t10
2.5 2.4
ABOP
t01 t10
2.8 2.7
BBI
t01 t10
4.7 3.8
SBOPB
t01 t10
2.7 2.4
EOB
t01 t10
4.7 3.8
ABI
t01 t10
5.0 4.2
SAOP
t01 t10
3.1 2.7
SBO
t01 t10
3.2 2.9
EI
t01 t10
3.1 2.7
BO
t01 t10
3.2 2.7
SAOPB
t01 t10
3.1 2.7
SBOB
t01 t10
3.2 2.9
M021M Мультиплексор из 2 в 1 с нулевым
спейсером и мощным выходом
Элемент M021M – парафазный мультиплексор 2:1 с мощным выходом. Назначение выводов: A, AВ  парафазный
информационный вход первого канала; В, ВВ  парафазный
информационный вход второго канала; SA, SB  парафазM021M
ный сигнал выборки каналов с нулевым спейсером; I  выход индикатора окончания переходных процессов; O, OВ  мощный
парафазный выход с нулевым спейсером.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
схемы: n-типа Nn=2 и p-типа Np=2.
Коэффициент объединения по входам SA, SB  2.
Рекомендуемая нагрузочная способность по выходам O и OB ≤ 9, по
выходу I ≤ 4.
Размер элемента составляет 7 ячеек поля БМК.
Область применения  СС-схемотехника.
A MX
AB
O
B
BB OB
SA
SB
I
ИПИ РАН и НПК «Технологический центр» МИЭТ
150
Описание базовых элементов
Таблица истинности
Входы
№
строки A AB B BB
1
*
*
*
*
2
*
*
*
*
3
*
*
*
*
4
*
*
*
*
5
*
*
 *
6
*  *
*
7
*
* 
*
8
*
*
*

SA
0
1
0
1
1
1
*
*
SB
0
0
1
1
*
*
1
1
O
0
A
B
Выходы
OB
I
0
1
AB /(A+AB)
BB /(B+BB)
X
X
X
X
X
Таблица задержек
Путь
AO
01
t10
Задержка, t
нс
2.1 2.3
Путь
BBI
Задержка, t01 t10
нс
4.3 2.5
AI
t01 t10
4.3 2.7
SAO
t01 t10
1.8 2.3
ABOB
t01 t10
2.1 2.3
SAOB
t01 t10
1.8 2.3
ABI
t01 t10
4.2 2.7
SAI
t01 t10
4.3 2.4
BO
t01 t10
1.9 2.3
SBO
t01 t10
1.7 2.0
BI
t01 t10
4.3 2.5
SBOB
t01 t10
1.7 2.0
BBOB
t01 t10
1.9 2.3
SBI
t01 t10
4.0 2.2
MAJBM Мажоритарный элемент для трех
унарных сигналов, с унарным выходом
MAJBM – мажоритарный элемент, работающий с унарными (непарными) сигналами.
Максимальное количество последовательно соединенных
MAJBM
транзисторов в цепочках между общей шиной или шиной
питания и выходом схемы: n-типа Nn=2 и p-типа Np=2.
Коэффициент объединения по входам I1 и I2 − 2.
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 3 ячейки поля БМК.
Область применения  СС-схемотехника.
Таблица задержек
I0
I1
I2
2
O
Путь
I0O
I1O
I2O
01
10
01
10
01
t
t
t
t
t
t10
Задержка,
2.5 1.2 2.5 1.4 2.5 1.4
нс
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
151
MAJP Мажоритарный элемент для трех парафазных сигналов, с парафазным выходом
MAJP – мажоритарный элемент, работающий с парафазными сигналами в соответствии с логическими функциями
OB
и имеющий парафазный выход. Элемент MAJP совмещает
в себе функции двух элементов MAJBM, но занимает
MAJP
меньшее количество ячеек поля БМК при таком же быстродействии.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
схемы: n-типа Nn=2 и p-типа Np=2.
Коэффициент объединения по входам I0, I0B, I1 и I1B − 2.
Рекомендуемая нагрузочная способность по выходам O и OB ≤ 3.
Размер элемента составляет 5 ячеек поля БМК.
Область применения  CC-схемотехника; например, формирование
сигнала переноса в сумматоре. Для обеспечения самосинхронности
элемента его выходы необходимо проиндицировать с помощью элемента 2И-НЕ, если входные сигналы имеют нулевой спейсер, или
2ИЛИ-НЕ при единичном спейсере входов.
I0
I0B
I1
I1B
I2
I2B
2
O
Таблица запрещенных состояний
№
строки
1
2
3
4
5
6
I0
0
0
1
*
1
*
I0B
0
0
1
*
1
*
Входы
I1
I1B
1
1
*
*
0
0
0
0
*
*
1
1
I2
*
1
*
1
0
0
I2B
*
1
*
1
0
0
Выходы
O
OB
X
X
X
X
X
X
Таблица задержек
Путь
I0OB I0BO I1OB I1BO
Задержка, t01 t10 t01 t10 t01 t10 t01 t10
нс
2.4 1.4 2.4 1.4 2.5 1.4 2.5 1.4
ИПИ РАН и НПК «Технологический центр» МИЭТ
I2OB I2BO
t01
t10 t01 t10
2.4 1.3 2.4 1.3
152
Описание базовых элементов
NAN4 Логический элемент 4И-НЕ
Элемент предназначен для построения комбинационных и
управляющих подсхем в соответствии с выполняемой логической функцией.
NAN4
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной питания и
выходом схемы: n-типа Nn=4, p-типа Np=1.
Рекомендуемая нагрузочная способность по выходу ≤ 2.
Размер элемента составляет 2 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
I0
I1
I2
I3
&
O
Таблица задержек
Путь
I0O
I1O
01
10
01
t
t
t
t10
Задержка,
1.7 2.7 1.6
2.6
нс
I2O
t01
t10
1.4 2.5
I3O
t01
t10
1.2
2.2
NOR4 Логический элемент 4ИЛИ-НЕ
Элемент предназначен для построения комбинационных и
управляющих подсхем в соответствии с выполняемой функцией.
NOR4
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной питания и
выходом схемы: n-типа Nn=1, p-типа Np=4.
Рекомендуемая нагрузочная способность по выходу ≤ 2.
Размер элемента составляет 2 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
I0
I1
I2
I3
1
O
Таблица задержек
Путь
Задержка,
нс
I0O
t01
t10
5.3 0.9
I1O
I2O
t01 t10 t01
t10
5.2 0.9 5.0 0.9
I3O
t01
t10
4.7 0.9
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
153
O221AI Логический элемент 2ИЛИ-2ИЛИ-3И-НЕ
Элемент предназначен для построения комбинационных и
управляющих подсхем в соответствии с выполняемой функцией.
O221AI
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной питания и
выходом схемы: n-типа Nn=3 и p-типа Np=2.
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 3 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
I0
I1
I2
I3
14
1 &
1
O
Таблица задержек
Путь
Задержка,
нс
I0O
t01
t10
1.0 1.4
I1O
I2O
t01
t10 t01 t10
1.1 1.4 1.0 1.3
I3O
t01
t10
0.9 1.3
I4O
t01
t10
0.4 1.0
O2222I Логический элемент
2ИЛИ-2ИЛИ-2ИЛИ-2ИЛИ-4И-НЕ
Элемент предназначен для построения комбинационных и
управляющих подсхем в соответствии с выполняемой функ1
O
цией.
1
Максимальное количество последовательно соединенных тран1
зисторов в цепочках между общей шиной или шиной питания и
O2222I
выходом схемы: n-типа Nn=4 и p-типа Np=2.
Рекомендуемая нагрузочная способность по выходу ≤ 2.
Размер элемента составляет 4 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
I0
I1
I2
I3
I4
I5
I6
I7
1 &
Таблица задержек
Путь
I0O I1O I2O I3O I4O I5O I6O I7O
Задержка, t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10
нс
3.2 3.6 3.2 2.2 3.7 2.3 3.7 2.4 4.2 2.4 4.3 2.5 4.7 2.5 4.8 2.5
ИПИ РАН и НПК «Технологический центр» МИЭТ
154
Описание базовых элементов
O222AI Логический элемент
2ИЛИ-2ИЛИ-2ИЛИ-3И-НЕ
Элемент предназначен для построения комбинационных и
управляющих подсхем в соответствии с выполняемой функO
1
цией.
1
Максимальное количество последовательно соединенных
O222AI
транзисторов в цепочках между общей шиной или шиной
питания и выходом схемы: n-типа Nn=3 и p-типа Np=2.
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 3 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
I0
I1
I2
I3
I4
I5
1 &
Таблица задержек
Путь
I0O
I1O
I2O
I3O
I4O
I5O
Задержка, t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10
нс
2.6 1.5 2.7 1.6 3.2 1.7 3.3 1.7 3.7 1.7 3.8 1.7
O2A3I Логический элемент 2ИЛИ-3И-НЕ
Элемент предназначен для построения комбинационных и
управляющих подсхем в соответствии с выполняемой функцией.
O2A3I
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной питания и
выходом схемы: n-типа Nn=3 и p-типа Np=2.
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 2 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
Таблица задержек
I0
I1
I2
I3
1 &
O
Путь
I0O
01
t10
Задержка, t
нс
0.9 1.2
I1O
t01
t10
0.9 1.4
I2O
t01
t10
0.4 1.1
I3O
t01
t10
0.3 1.0
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
155
O2A4I Логический элемент 2ИЛИ-4И-НЕ
Элемент предназначен для построения комбинационных и
управляющих подсхем в соответствии с выполняемой функцией.
O2A4I
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной питания и
выходом схемы: n-типа Nn=4 и p-типа Np=2.
Рекомендуемая нагрузочная способность по выходу ≤ 2.
Размер элемента составляет 3 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
I0
I1
I2
I3
I4
1 &
O
Таблица задержек
Путь
Задержка,
нс
I0O
t01
t10
2.6 1.7
I1O
I2O
t01 t10 t01 t10
2.7 2.0 1.7 1.7
I3O
t01 t10
1.5 1.7
I4O
t01 t10
1.2 1.6
O2AOI Логический элемент 2ИЛИ-2И-2ИЛИ-НЕ
Элемент предназначен для построения комбинационных и
управляющих подсхем в соответствии с выполняемой
функцией.
O2AOI
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной питания и
выходом схемы: n-типа Nn=2 и p-типа Np=3.
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 2 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
I0
I1
I2
I3
1 & 1
O
Таблица задержек
Путь
I0O
01
t10
Задержка, t
нс
1.2 0.9
I1O
t01
t10
1.2 1.0
ИПИ РАН и НПК «Технологический центр» МИЭТ
I2O
t01
t10
0.7 0.7
I3O
t01
t10
0.7 0.6
156
Описание базовых элементов
O322AI Логический элемент
3 ИЛИ-2ИЛИ-2ИЛИ-3И-НЕ
Элемент предназначен для построения комбинационных и
управляющих подсхем в соответствии с выполняемой функO
1
цией.
1
Максимальное количество последовательно соединенных
O322AI
транзисторов в цепочках между общей шиной или шиной питания и выходом схемы: n-типа Nn=3 и p-типа Np=3.
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 4 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
I0
I1
I2
I3
I4
I5
I6
1 &
Таблица задержек
Путь
I0O I1O I2O I3O I4O I5O I6O
Задержка, t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10
нс
2.0 1.3 2.0 1.5 2.0 1.5 1.3 1.4 1.3 1.3 1.1 1.2 1.1 1.2
O32AI Логический элемент 3ИЛИ-2ИЛИ-2И-НЕ
Элемент предназначен для построения комбинационных и
управляющих подсхем в соответствии с выполняемой функ1
цией.
O32AI
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной питания и
выходом схемы: n-типа Nn=2 и p-типа Np=3.
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 3 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
I0
I1
I2
I3
I4
1 &
O
Таблица задержек
Путь
I0O
01
t10
Задержка, t
нс
3.9 1.2
I1O
t01
t10
3.8 1.2
I2O
t01
t10
3.8 1.2
I3O
t01
t10
3.7 1.6
I4O
t01 t10
3.8 1.6
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
157
O331AI Логический элемент 2ИЛИ-3ИЛИ-3И-НЕ
Элемент предназначен для построения комбинационных и
управляющих подсхем в соответствии с выполняемой функO
1
цией.
Максимальное количество последовательно соединенных
O331AI
транзисторов в цепочках между общей шиной или шиной питания и выходом схемы: n-типа Nn=3 и p-типа Np=3.
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 4 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
I0
I1
I2
I3
I4
I5
I6
1 &
Таблица задержек
Путь
I0O I1O I2O I3O I4O I5O I6O
Задержка, t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10
нс
4.4 1.9 4.5 1.9 4.5 1.9 6.5 2.6 6.5 2.6 6.5 2.6 2.7 2.2
O333AI Логический элемент
3ИЛИ-3ИЛИ-3ИЛИ-3И-НЕ
Элемент предназначен для построения комбинационных и
управляющих подсхем в соответствии с выполняемой функцией.
1
O
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной
1
питания и выходом схемы: n-типа Nn=3 и p-типа Np=3.
O333AI
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 5 ячеек поля БМК.
Область применения  синхронная и СС-схемотехника.
I0
I1
I2
I3
I4
I5
I6
I7
I8
1 &
Таблица задержек
Путь
Задержка,
нс
Путь
Задержка,
нс
I0O
t01 t10
1.9 1.3
I7O
t01 t10
2.2 1.8
I1O I2O I3O I4O I5O I6O
t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10
2.0 1.5 2.1 1.5 2.2 1.4 2.2 1.5 2.2 1.6 2.2 1.7
I8O
t01 t10
2.2 1.8
ИПИ РАН и НПК «Технологический центр» МИЭТ
158
Описание базовых элементов
O33AI Логический элемент 3ИЛИ-3ИЛИ-2И-НЕ
Элемент предназначен для построения комбинационных и
управляющих подсхем в соответствии с выполняемой функ1
цией.
Максимальное количество последовательно соединенных
O33AI
транзисторов в цепочках между общей шиной или шиной
питания и выходом схемы: n-типа Nn=2 и p-типа Np=3.
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 3 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
Таблица задержек
I0
I1
I2
I3
I4
I5
1 &
O
Путь
I0O
I1O
I2O
I3O
I4O
Задержка, t01 t10 t01 t10 t01 t10 t01 t10 t01 t10
нс
3.9 1.2 3.9 1.2 3.9 1.2 5.8 1.2 5.9 1.5
I5O
t01
t10
5.9 1.5
O3A1I Логический элемент 3ИЛИ-2И-НЕ
Элемент предназначен для построения комбинационных и
управляющих подсхем в соответствии с выполняемой функцией.
O3A1I
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной питания и
выходом схемы: n-типа Nn=2 и p-типа Np=3.
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 2 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
I0
I1
I2
I3
1 &
O
Таблица задержек
Путь
I0O
01
t10
Задержка, t
нс
6.9 1.9
I1O
t01
t10
6.9 1.9
I2O
t01
t10
6.9 1.9
I3O
t01
t10
2.3 1.6
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
159
O41AI Логический элемент 4ИЛИ-2И-НЕ
Элемент предназначен для построения комбинационных и
управляющих подсхем в соответствии с выполняемой функцией.
O41AI
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной питания и
выходом схемы: n-типа Nn=2 и p-типа Np=4.
Рекомендуемая нагрузочная способность по выходу ≤ 2.
Размер элемента составляет 3 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
I0
I1
I2
I3
I4
1 &
O
Таблица задержек
Путь
I0O
I1O
01
t10 t01 t10
Задержка, t
нс
1.7 1.0 1.7 1.1
I2O
I3O
I4O
t01 t10 t01 t10 t01 t10
1.7 1.1 1.8 1.2 0.5 0.7
O42AI Логический элемент 4ИЛИ-2ИЛИ-2И-НЕ
Элемент предназначен для построения комбинационных и
управляющих подсхем в соответствии с выполняемой функцией.
1
Максимальное количество последовательно соединенных
O42AI
транзисторов в цепочках между общей шиной или шиной
питания и выходом схемы: n-типа Nn=2 и p-типа Np=4.
Рекомендуемая нагрузочная способность по выходу ≤ 2.
Размер элемента составляет 3 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
I0
I1
I2
I3
I4
I5
1 &
O
Таблица задержек
Путь
I0O
I1O
I2O
I3O
I4O
I5O
Задержка, t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10
1.9 1.0 2.1 1.0 2.2 1.0 2.2 1.1 0.9 0.8 0.9 0.8
нс
ИПИ РАН и НПК «Технологический центр» МИЭТ
160
Описание базовых элементов
O43AI Логический элемент 4ИЛИ-3ИЛИ-2И-НЕ
Элемент предназначен для построения комбинационных и
управляющих подсхем в соответствии с выполняемой функO
цией.
1
Максимальное количество последовательно соединенных
O43AI
транзисторов в цепочках между общей шиной или шиной
питания и выходом схемы: n-типа Nn=2 и p-типа Np=4.
Рекомендуемая нагрузочная способность по выходу ≤ 2.
Размер элемента составляет 4 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
I0
I1
I2
I3
I4
I5
I6
1 &
Таблица задержек
Путь
I0O I1O I2O I3O
I4O I5O
I6O
Задержка, t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10
нс
2.3 1.0 2.4 1.1 2.5 1.1 2.6 1.2 1.6 0.9 1.4 0.9 1.7 0.9
O44AI Логический элемент 4ИЛИ-4ИЛИ-2И-НЕ
Элемент предназначен для построения комбинационных и
управляющих подсхем в соответствии с выполняемой функO
цией.
1
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной
O44AI
питания и выходом схемы: n-типа Nn=2 и p-типа Np=4.
Рекомендуемая нагрузочная способность по выходу ≤ 2.
Размер элемента составляет 4 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
I0
I1
I2
I3
I4
I5
I6
I7
1 &
Таблица задержек
Путь
I0O I1O I2O I3O I4O I5O I6O I7O
Задержка, t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10
нс
2.7 1.1 2.7 1.1 2.7 1.1 2.7 1.2 2.2 1.0 2.2 1.0 2.3 1.1 2.5 1.2
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
161
OAOA1 Индикаторный элемент
Элемент предназначен для индикации двухтактного триггера. Первичное использование – в составе макроэлемента
O
R1CE20. Коммутация выводов элемента OAOA1 с триг1 & 1
I5
герной частью показана в описании макроэлемента
I6
1
R1CE20.
I7
Максимальное количество последовательно соединенных
OAOA1
транзисторов в цепочках между общей шиной или шиной
питания и выходом первого каскада схемы: n-типа Nn=4 и p-типа Np=3.
Коэффициент объединения по входам I1 и I3  2.
Рекомендуемая нагрузочная способность по выходу ≤ 5.
Размер элемента составляет 6 ячеек поля БМК.
Область применения  СС-схемотехника.
Таблица задержек
I0
I1
I2
I3
I4
1 & 1 &
1
Путь
I0O I1O I2O I3O I4O I5O I6O I7O
Задержка, t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10
нс
2.8 3.9 2.2 2.9 2.2 2.9 3.1 4.6 2.2 3.3 2.8 3.9 3.1 4.3 2.2 3.2
OAOAI1 Логический элемент
2ИЛИ-2ИЛИ-2И-2ИЛИ-2И-НЕ
Элемент предназначен для построения комбинационных и
управляющих подсхем в соответствии с выполняемой
1
функцией.
Максимальное количество последовательно соединенных
OAOAI1
транзисторов в цепочках между общей шиной или шиной
питания и выходом схемы: n-типа Nn=3 и p-типа Np=3.
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 3 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
I0
I1
I2
I3
I4
I5
1 & 1 &
O
Таблица задержек
Путь
I0O
I1O
Задержка, t01 t10 t01 t10
нс
5.1 2.2 5.0 2.2
I2O
t01 t10
4.5 2.0
I3O
t01 t10
4.3 2.0
ИПИ РАН и НПК «Технологический центр» МИЭТ
I4O
t01 t10
1.4 1.2
I5O
t01 t10
1.4 1.2
162
Описание базовых элементов
OAOAI2 Логический элемент
2ИЛИ-2ИЛИ-2И-2ИЛИ-2ИЛИ-2ИЛИ-3И-НЕ
Элемент предназначен для построения комбинационных и
управляющих подсхем в соответствии с выполняемой
1
функцией.
O
1
Максимальное количество последовательно соединенных
1
транзисторов в цепочках между общей шиной или шиной питания и выходом схемы: n-типа Nn=4 и p-типа Np=3.
OAOAI2
Рекомендуемая нагрузочная способность по выходу ≤ 2.
Размер элемента составляет 5 ячеек поля БМК.
Область применения  синхронная и СС-схемотехника.
Таблица задержек
I0
I1
I2
I3
I4
I5
I6
I7
I8
1 & 1 &
Путь
Задержка,
нс
Путь
Задержка,
нс
I0O
t01 t10
8.1 2.5
I7O
t01 t10
4.2 2.3
I1O I2O I3O I4O I5O I6O
t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10
8.2 3.5 7.7 2.8 7.7 2.8 8.1 2.5 5.0 1.7 7.7 2.8
I8O
t01 t10
4.2 1.9
OAOAI3 Логический элемент
2ИЛИ-2ИЛИ-2И-2ИЛИ-2ИЛИ-2И-НЕ
Элемент предназначен для построения комбинационных и
управляющих подсхем в соответствии с выполняемой
O
функцией.
1
Максимальное количество последовательно соединенных
OAOAI3
транзисторов в цепочках между общей шиной или шиной питания и выходом схемы: n-типа Nn=3 и p-типа Np=3.
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 4 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
Таблица задержек
I0
I1
I2
I3
I4
I5
I6
1 & 1 &
1
Путь
I0O
I1O
I2O
I3O I4O I5O I6O
Задержка, t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10
нс
3.5 1.1 6.3 1.3 6.3 1.3 6.3 1.3 6.3 1.3 3.4 1.1 3.5 1.1
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
163
OAOAI5 Логический элемент
2ИЛИ-2И-2ИЛИ-2И-НЕ
Элемент предназначен для построения комбинационных и
управляющих подсхем в соответствии с выполняемой
функцией.
OAOAI5
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной питания и выходом схемы: n-типа Nn=3 и p-типа Np=3.
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 3 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника. Если его входами являются инверсии поразрядных вспомогательных функций генерации (gbi) и распространения (pbi) переноса, то реализует двухразрядный ускоренный перенос в сумматоре:
I0
I1
I2
I3
I4
1 & 1 &
O
C 2  ((CB0  pb0 ) * gb0  pb1 ) * gb1 ,
где СB0 и С2  инверсный и прямой сигналы переноса в первый и третий разряды сумматора соответственно.
Таблица задержек
Путь
I0O
Задержка, t01 t10
нс
4.7 2.3
I1O
t01 t10
4.6 2.2
I2O
t01 t10
3.0 2.1
I3O
t01 t10
2.9 1.3
I4O
t01 t10
1.3 1.2
OAOAI6 Логический элемент
2ИЛИ-2И-2ИЛИ-2И-2ИЛИ-2И-НЕ
Элемент предназначен для организации группового переноса для обратных сигналов.
O
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной
OAOAI6
питания и выходом схемы: n-типа Nn=4 и p-типа Np=4.
Рекомендуемая нагрузочная способность по выходу ≤ 2.
Размер элемента составляет 4 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника. Если его вхоI0
I1
I2
I3
I4
I5
I6
1 & 1 & 1 &
ИПИ РАН и НПК «Технологический центр» МИЭТ
164
Описание базовых элементов
дами являются инверсии поразрядных вспомогательных функций генерации (gbi) и распространения (pbi) переноса, то реализует трехразрядный ускоренный перенос в сумматоре:
C3  (((CB0  pb0 ) * gb0  pb1 ) * gb1  pb2 ) * gb2 ,
где СB0 и С3  инверсный и прямой сигналы переноса в первый и четвертый разряды сумматора, соответственно, и для формирования
функции групповой 4-разрядной генерации переноса:
G3  ((( gb0  pb1 ) * gb1  pb2 ) * gb2  pb3 ) * gb3
Может использоваться также и для реализации соответствующей логической функции, не связанной с переносом.
Таблица задержек
Путь
I0O I1O I2O I3O I4O I5O I6O
01
t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10
Задержка, t
5.7 2.4 5.6 2.3 5.0 2.2 4.9 2.2 1.7 1.2 1.7 1.2 1.7 1.2
нс
OAOAI7 Логический элемент
Элемент предназначен для построения комбинационных
и управляющих подсхем в соответствии с выполняемой
O
функцией.
1 & 1
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной
OAOAI7
питания и выходом схемы: n-типа Nn=4 и p-типа Np=3.
Рекомендуемая нагрузочная способность по выходу ≤ 2.
Размер элемента составляет 4 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
I0
I1
I2
I3
I4
I5
I6
I7
1 & 1
&
Таблица задержек
Путь
I0O I1O I2O I3O I4O I5O I6O I7O
Задержка, t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10
нс
2.2 2.1 2.2 2.0 1.4 1.7 1.2 1.3 2.2 2.1 2.2 2.0 1.4 1.7 1.2 1.3
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
165
OAOAOI Индикаторный элемент
I0
I1
I2
I3
I4
1 & 1 & 1
1
O
1 & 1
I5
Элемент предназначен для построения комбинаци-онных и управляющих подсхем в соответствии с выполняемой функцией.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходом схемы: n-типа
OAOAOI
Nn=4 и p-типа Np=4.
Коэффициент объединения по входам I1, I3  2.
Рекомендуемая нагрузочная способность по выходу ≤ 2.
Размер элемента составляет 6 ячеек поля БМК.
Область применения  синхронная и СС-схемотехника.
Таблица задержек
1
I6
I7
I8
Путь I0O I1O I2O I3O I4O I5O I6O I7O I8O
Задержка, t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10
нс
8.1 2.5 8.2 3.5 7.7 2.8 7.7 2.8 8.1 2.5 8.1 2.5 7.7 2.8 8.1 2.5 4.2 1.9
OAOI1 Логический элемент
2ИЛИ-2ИЛИ-2И-2ИЛИ-НЕ
Элемент предназначен для построения комбинационных и
управляющих схем в соответствии с выполняемой функцией.
OAOI1
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной питания и
выходом схемы: n-типа Nn=2 и p-типа Np=3.
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 3 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
I0
I1
I2
I3
I4
1 & 1
1
O
Таблица задержек
Путь
I0O
I1O
I2O
I3O
I4O
01
t10 t01 t10 t01 t10 t01 t10 t01 t10
Задержка, t
нс
1.5 1.0 1.5 0.9 1.3 1.0 1.2 1.0 0.8 0.7
ИПИ РАН и НПК «Технологический центр» МИЭТ
166
Описание базовых элементов
OAOI2 Логический элемент
2ИЛИ-2ИЛИ-3И-2ИЛИ-НЕ
Элемент предназначен для построения комбинационных и
управляющих подсхем в соответствии с выполняемой
функцией.
Максимальное количество последовательно соединенных
OAOI2
транзисторов в цепочках между общей шиной или шиной
питания и выходом схемы: n-типа Nn=3 и p-типа Np=3.
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 3 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
Таблица задержек
I0
I1
I2
I3
I4
I5
1 & 1
O
1
Путь
I0O
I1O
I2O
I3O
I4O
I5O
Задержка, t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01 t10
нс
1.6 1.5 1.7 1.7 1.6 1.6 1.5 1.5 1.0 1.5 0.7 1.6
OAOI8 Логический элемент
2ИЛИ-2И-2ИЛИ-2И-2ИЛИ-НЕ
Элемент предназначен для построения комбинационных и
управляющих подсхем в соответствии с выполняемой
1 &
функцией.
Максимальное количество последовательно соединенных
OAOI8
транзисторов в цепочках между общей шиной или шиной
питания и выходом схемы: n-типа Nn=2 и p-типа Np=4.
Рекомендуемая нагрузочная способность по выходу ≤ 2.
Размер элемента составляет 3 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
I0
I1
I2
I3
I4
I5
1 & 1
O
Таблица задержек
Путь
I0O
I1O
Задержка, t01 t10 t01 t10
нс
5.3 2.1 3.2 1.5
I2O
t01 t10
3.1 2.2
I3O
t01 t10
3.2 1.5
I4O
t01 t10
3.1 2.2
I5O
t01 t10
3.2 1.5
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
167
OR4M Логический элемент 4ИЛИ (однокаскадный)
Элемент предназначен для построения комбинационных и
управляющих подсхем в соответствии с выполняемой
функцией.
OR4M
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной питания и
выходом первого каскада схемы: n-типа Nn=1 и p-типа Np=4.
Рекомендуемая нагрузочная способность по выходу ≤ 5.
Размер элемента составляет 3 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
I0
I1
I2
I3
1
O
Таблица задержек
Путь
I0O
01
t10
Задержка, t
нс
0.6 1.0
I1O
t01 t10
0.5 0.9
I2O
t01
t10
0.5 0.8
I3O
t01
t10
0.5 0.9
R010 Однотактный RS-триггер с нулевым
спейсером
Элемент R010 – однотактный RS-триггер с парафазным
входом (R, S) с нулевым спейсером, бифазным информаR010
ционным выходом (Q, QB) и индикаторным выходом (I),
отображающим окончание переходных процессов в триггере. В спейсере значение выхода I равно 1, в рабочей фазе − 0.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами схемы: n-типа Nn=2 и p-типа Np=2.
Коэффициент объединения по входам R и S – 2.
Рекомендуемая нагрузочная способность по выходам Q, QB ≤ 2, по
выходу I ≤ 3.
Размер элемента составляет 4 ячейки поля БМК.
Область применения  СС-схемотехника.
S
R
T Q
QB
I
ИПИ РАН и НПК «Технологический центр» МИЭТ
168
Описание базовых элементов
Таблица истинности
№
строки
1
2
3
41)
1)
Входы
S
R
0
1
0
0
1
0
1
1
Выходы
Q
QB
0
1
хранение
1
0
0
0
I
0
1
0
1
Неопределенное состояние выходов Q, QB после перехода в S=R=0.
Таблица задержек
Путь
SQ SQB
t10
Задержка, t01
нс
2.9
0.7
SI
t01
t10
2.2 4.2
RQ RQB
RI
t10
t01
t01 t10
0.7
3.1
1.8 4.0
R011 Однотактный RS-триггер с парафазным
входом с нулевым спейсером и мощным выходом
Элемент R011  RS-триггер с парафазным информационным входом (R, S) с нулевым спейсером, парафазным
R011
мощным информационным выходом (Q, QB) и индикаторным выходом (I). При спейсере на информационном
входе (R=S=0) триггер хранит свое состояние, а индикаторный выход
I=0. При R=0, S=1 триггер переключается в состояние Q=1, QB=0.
При R=1, S=0 триггер переключается в состояние Q=0, QB=1. Входная комбинация R=S=1 - запрещенная. Окончание перехода в очередное рабочее состояние, соответствующее рабочему значению информационного входа, фиксируется значением I=1 на индикаторном выходе. Информационный выход (Q, QB) формируется инверторами,
обеспечивающими увеличенную нагрузочную способность и электрическую развязку элемента памяти триггера, хранящего его состояние,
от внешнего окружения, что повышает помехоустойчивость триггера.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
элементов схемы триггера: n-типа Nn=2 и p-типа Np=2.
Коэффициент объединения по всем входам − 2.
S T Q
QB
R
I
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
169
Рекомендуемая нагрузочная способность по выходу I ≤ 4, по выходам
Q, QB ≤ 3.
Размер элемента составляет 7 ячеек поля БМК.
Область применения  СС-схемотехника.
Таблица истинности
№
строки
1
2
3
41)
1)
Входы
S R
0 1
0 0
1 0
1 1
I
1
0
1
0
Выходы
Q
QB
0
1
хранение
1
0
1
1
Неопределенное состояние выходов Q, QB после перехода в S=R=0.
Таблица задержек
Путь
Задержка,
нс
SQ
t01
1.5
SQB
SI
RQ RQB
RI
t10
t01 t10
t10
t01
t01 t10
2.7
5.0 2.2 2.7
1.5
5.7 2.2
R0C10 Однотактный RS-триггер с нулевым
спейсером и самосинхронным сбросом
Элемент R0C10  однотактный RS-триггер c парафазным
информационным входом (R, S) с нулевым спейсером,
R0C10
входом самосинхронного сброса (С), бифазным информационным выходом (Q, QB) и индикаторным выходом (I), отображающим окончание переходных процессов в триггере. В спейсере (R=S=0)
триггер хранит свое состояние, а значение выхода I равно 1. В рабочей фазе (R≠S) I=0. При (R=0, S=1) триггер переключается в состояние единицы (Q=1, QB=0), а при (R=1, S=0) – в состояние нуля (Q=0,
QB=1). Входная комбинация R=S=1 – запрещенная.
Самосинхронный сброс триггера осуществляется подачей низкого
уровня на вход самосинхронного сброса (С=0) при спейсере на информационном входе (R=S=0). При этом триггер устанавливается в
состояние (Q=0, QB=1), а выход I – в состояние 0. Элемент 2И-НЕ в
составе триггера обеспечивает индикацию сброса триггера общей
подсхемой индикации без использования дополнительных средств.
S T Q
R QB
C
I
ИПИ РАН и НПК «Технологический центр» МИЭТ
170
Описание базовых элементов
После снятия активного (низкого) уровня со входа сброса С индикаторный выход переключается в 1.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами элементов схемы: n-типа Nn=2 и p-типа Np=3.
Коэффициент объединения по всем входам − 2.Рекомендуемая нагрузочная способность элемента по выходу Q − 1, по выходу QB ≤ 2, по
выходу I ≤ 3.
Размер элемента составляет 8 ячеек поля БМК.
Область применения  СС-схемотехника.
Таблица истинности
№
строки
1
2
3
4
51)
62)
71)
8
1)
2)
S
0
0
0
1
1
1
1
0
Входы
R
0
0
1
0
1
1
0
1
C
0
1
1
1
0
1
0
0
Выходы
Q
QB
0
1
хранение
0
1
1
0
0
0
0
0
1
0
0
1
I
0
1
0
0
0
1
0
0
Нарушение самосинхронной предустановки.
Неопределенное состояние выходов Q, QB после перехода в S=R=0.
Таблица задержек
Путь
Задержка,
нс
Путь
Задержка,
нс
SQ
t01
3.4
CQ
t10
3.2
SQB
SI
t10
t01 t10
0.9
2.9 5.2
CQB
CI
t01
t01 t10
2.7
2.5 5.2
RQ RQB
t10
t01
0.8
3.4
RI
t01
2.5
t10
4.8
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
171
R0C11 Однотактный RS-триггер с нулевым
спейсером, самосинхронным сбросом и
парафазным выходом с нулевым спейсером
Элемент R0C11  RS-триггер с парафазным информационным входом (R, S) с нулевым спейсером, входом самоR
синхронного сброса (С), парафазным информационным
C
выходом (QP, QBP) с нулевым спейсером; бифазным инR0C11
формационным выходом (U, UB) и индикаторным выходом (I). При спейсере на информационном входе (R=S=0) триггер
хранит свое состояние, а информационный выход также находится в
спейсерном состоянии QP=QBP=0. При (R=0, S=1) триггер переключается в состояние (U=1, UB=0), а при (R=1, S=0) – в состояние (U=0,
UB=1). Индикаторный выход переключается в состояние I=0, разрешая тем самым формирование рабочего состояния парафазного информационного выхода (QP=0, QBP=1 и, соответственно, QP=1,
QBP=0). Входная комбинация R=S=1 – запрещенная. Окончание перехода триггера в рабочее или спейсерное состояние фиксируется по
переключению парафазного информационного выхода в соответствующее состояние. Начальный сброс реализуется подачей низкого
уровня на вход самосинхронного сброса С=0 при спейсере на информационном входе (R=S=0). При этом триггер устанавливается в состояние (U=0, UB=1), индикаторный выход переключается в состояние I=0, разрешая тем самым формирование рабочего состояния парафазного информационного выхода (QP=0, QBP=1). После снятия
активного (низкого) уровня со входа сброса С индикаторный выход
переключается в состояние I=1, переводя тем самым информационный выход в спейсерное состояние QP=QBP=0.
Выход I может быть использован внешним окружением для ускорения
его перехода в спейсерное состояние (S=0, R=0) вместо ожидания
окончания переходных процессов на выходах QP, QBP. При этом состояние выходов QP, QBP должно отслеживаться при формировании
следующего рабочего состояния на входах R, S по аналогии со входом
Е элемента D1CE20 (см. сигнальный граф для элемента D1CE20).
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
элементов схемы триггера: n-типа Nn=2 и p-типа Np=3.
Коэффициент объединения по всем входам − 2.
Рекомендуемая нагрузочная способность по выходам QP, QBP ≤ 3, по
выходам I, U, UB − 1.
S
T QP
QBP
U
UB
I
ИПИ РАН и НПК «Технологический центр» МИЭТ
172
Описание базовых элементов
Размер элемента составляет 8 ячеек поля БМК.
Область применения  СС-схемотехника, для передачи информации к
удаленному приемнику, обеспечивающей безошибочную передачу
данных независимо от задержек сигналов в цепях схемы.
Таблица истинности
№
строки
1
2
3
4
51)
62)
71)
81)
S
0
0
0
1
1
1
1
0
Входы
R
C
0
0
0
1
1
1
0
1
1
0
1
1
0
0
1
0
QP
0
0
0
1
1
0
1
0
Выходы
QBP
I
1
0
0
1
1
0
0
0
1
0
0
1
0
0
1
0
U
UB
0
1
хранение
0
1
1
0
0
0
0
0
1
0
0
1
1)
2)
Нарушение самосинхронной предустановки.
Неопределенное состояние выходов U, UB после перехода в S=R=0.
Таблица задержек
Путь
SQP
SI
t10
t01 t10
Задержка, t01
нс
8.0
3.8
3.4 5.9
Путь
RU RUB CQBP
t01
t01 t10
Задержка, t10
нс
0.9
3.7
7.4 3.2
RQBP
RI
SU SUB
t01 t10
t01
t10
t01
t10
7.4 3.4 3.0
5.4
3.7
1.0
CI CU CUB
t01 t10 t10
t01
2.9 5.7 3.5
2.9
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
173
R0C12 Однотактный RS-триггер с нулевым спейсером, самосинхронным сбросом и парафазным выходом с единичным спейсером
T QP
QBP
U
UB
I
Элемент R0C12  RS-триггер с парафазным информационным входом (R, S) с нулевым спейсером, входом саC
мосинхронного сброса (С), парафазным информациR0C12
онным выходом (QP, QBP) с единичным спейсером; бифазным информационным выходом (U, UB) и индикаторным выходом
(I). При спейсере на информационном входе (R=S=0) триггер хранит
свое состояние, а информационный выход также находится в спейсерном состоянии QP=QBP=1. При (R=0, S=1) триггер переключается в
состояние (U=1, UB=0), а при (R=1, S=0) – в состояние (U=0, UB=1).
Индикаторный выход переключается в состояние I=1, разрешая тем
самым формирование рабочего состояния парафазного информационного выхода (QP=0, QBP=1 и, соответственно, QP=1, QBP=0).
Входная комбинация R=S=1 – запрещенная. Окончание перехода
триггера в рабочее или спейсерное состояние фиксируется по переключению парафазного информационного выхода в соответствующее
состояние. Начальный сброс реализуется подачей низкого уровня на
вход самосинхронного сброса С=0 при спейсере на информационном
входе (R=S=0). При этом триггер устанавливается в состояние (U=0,
UB=1), индикаторный выход переключается в состояние I=1, разрешая тем самым формирование рабочего состояния парафазного информационного выхода (QP=0, QBP=1). После снятия активного
(низкого) уровня со входа сброса С индикаторный выход переключается в состояние I=0, переводя тем самым информационный выход в
спейсерное состояние QP=QBP=1.
Выход I может быть использован внешним окружением для ускорения
его перехода в спейсерное состояние (S=0, R=0) вместо ожидания
окончания переходных процессов на выходах QP, QBP. При этом состояние выходов QP, QBP должно отслеживаться при формировании
следующего рабочего состояния на входах R, S по аналогии со входом
Е элемента D1CE20 (см. сигнальный граф для элемента D1CE20).
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами элементов схемы триггера: n-типа Nn=2 и p-типа Np=3.
S
R
ИПИ РАН и НПК «Технологический центр» МИЭТ
174
Описание базовых элементов
Коэффициент объединения по всем входам − 2.
Рекомендуемая нагрузочная способность по выходам U, UB − 1, по
выходу I ≤ 3, по выходам QP, QBP ≤ 4.
Размер элемента составляет 9 ячеек поля БМК.
Область применения  СС-схемотехника, для передачи информации к
удаленному приемнику; обеспечивающей безошибочную передачу
данных независимо от задержек сигналов в цепях схемы.
Таблица истинности
№
строки
1
2
3
4
51)
62)
71)
81)
1)
2)
S
0
0
0
1
1
1
1
0
Входы
R
C
0
0
0
1
1
1
0
1
1
0
1
1
0
0
1
0
QP
0
1
0
1
1
1
1
0
Выходы
QBP
I
1
1
1
0
1
1
0
1
1
1
1
0
0
1
1
1
U
UB
0
1
хранение
0
1
1
0
0
0
0
0
1
0
0
1
Нарушение самосинхронной предустановки.
Неопределенное состояние выходов U, UB, Q, QB после перехода в S=R=0.
Таблица задержек
Путь
SQBP
t10
Задержка, t01
нс
7.6
3.7
Путь
RU RUB
t10
Задержка, t01
нс
0.9
3.7
SI
RQP
RI
SU SUB
t01 t10 t01 t10 t01
t10
t01
t10
6.7 2.9 3.7 3.7 6.2
2.6
3.7
1.0
CQP
CI CU CUB
t01 t10 t01 t10 t10
t01
7.3 3.7 6.4 2.6 3.5
2.9
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
175
R0C13 Однотактный RS-триггер с парафазным
входом с нулевым спейсером, самосинхронным сбросом и мощным выходом
Элемент R0C13  RS-триггер с парафазным информационным входом (R, S) с нулевым спейсером; входом самоR0C13
синхронного сброса (С); парафазным мощным информационным выходом (Q, QB) и индикаторным выходом (I). При спейсере на информационном входе (R=S=0) триггер хранит свое состояние,
а индикаторный выход I=0. При R=0, S=1 триггер переключается в
состояние (Q=1, QB=0). При R=1, S=0 триггер переключается в состояние (Q=0, QB=1). Входная комбинация R=S=1 - запрещенная.
Окончание перехода в очередное рабочее состояние, соответствующее
рабочему значению информационного входа, фиксируется значением
I=1 на индикаторном выходе. Начальный сброс реализуется подачей
высокого уровня на вход самосинхронного сброса С=1 при спейсере
на информационном входе (R=S=0). При этом триггер устанавливается в состояние (Q=0, QB=1), а индикаторный выход переключается в
значение I=1 после того, как обе составляющие информационного выхода перейдут в соответствующее состояние, обеспечивая тем самым
контроль за процессом предустановки. После снятия активного (высокого) уровня со входа сброса С индикаторный выход переключается в
состояние I=0.
Информационный выход (Q, QB) формируется инверторами, обеспечивающими увеличенную нагрузочную способность и электрическую
развязку элемента памяти триггера, хранящего его состояние, от
внешнего окружения, что повышает помехоустойчивость триггера.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами элементов схемы триггера: n-типа Nn=2 и p-типа Np=3.
Коэффициент объединения по всем входам − 2.
Рекомендуемая нагрузочная способность по выходам Q, QB ≤ 3, по
выходу I ≤ 4.
Размер элемента составляет 8 ячеек поля БМК.
Область применения  СС-схемотехника.
S
R
C
T
Q
QB
I
ИПИ РАН и НПК «Технологический центр» МИЭТ
176
Описание базовых элементов
Таблица истинности
№
строки
1
2
3
4
51)
62)
72)
8
1)
2)
S
0
0
0
1
1
1
1
0
Входы
R C
0 1
0 0
1 0
0 0
1 0
1 1
0 1
1 1
I
1
0
1
1
0
0
1
1
Выходы
Q
QB
0
1
хранение
0
1
1
0
1
1
1
1
1
0
0
1
Неопределенное состояние выходов Q, QB после перехода в S=R=0.
Нарушение самосинхронной предустановки.
Таблица задержек
Путь CQ CQB CI RQ RQB RI SQ SQB SI
t01 t01 t10 t10
t01 t01 t10 t01
t10
t01 t10
Задержка, t10
нс
3.1
1.9 6.0 3.3 3.0
1.8 5.9 3.2 1.5
3.9
6.3 2.2
R0CE10 Однотактный RS-триггер с нулевым
спейсером, самосинхронным сбросом и разрешением записи
Элемент R0CE10 – однотактный RS-триггер с парафазным входом (R, S), входом разрешения записи (Е), входом
самосинхронного сброса (С), бифазным информационным
R0CE10
выходом (Q, QB) и индикаторным выходом (I), отображающим окончание переходных процессов в триггере. В спейсере
значение выхода I равно 1, в рабочей фазе − 0. В базовом варианте
входы R, S представляют собой парафазный сигнал без спейсера. В
случае информационного входа со спейсером (нулевым) требуется
дополнительно индицировать спейсерное состояние входа разрешения
записи Е.
Элемент 2ИЛИ-НЕ в составе триггера обеспечивает индицирование
начального сброса общей подсхемой индикации без использования
дополнительных средств. Сброс выполняется при спейсере на входе
S T Q
R QB
E
C
I
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
177
разрешения записи Е (Е=0), когда индикаторный выход уже переключился в 1. По окончании всех переключений индикаторный выход перейдет в 0, информируя об окончании сброса.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами элементов схемы: n-типа Nn=3 и p-типа Np=3.
Коэффициент объединения по входам S и R − 2, по входу E − 3.
Рекомендуемая нагрузочная способность по выходу Q − 1, по выходу
QB ≤ 2, по выходу I ≤ 3.
Размер элемента составляет 8 ячеек поля БМК.
Область применения  CC-схемотехника.
Таблица истинности
№
строки
1
2
3
4
5
6
71)
82)
92)
10
113)
123)
132)
142)
S
*
*
1
0
0
0
1
1
1
0

*
0
1
Входы
R
E
*
0
*
0
0
1
1
1
0
1
0
1
1
1
1
1
0
1
1
1
*
1
1

1

0

C
0
1
1
1
1
0
1
0
0
0
1
1
0
0
Выходы
Q
QB
0
1
хранение
1
0
0
1
хранение
0
1
0
0
0
0
1
0
0
1
X
X
X
X
I
0
1
0
0
1
0
1
0
0
0
1)
Неопределенное состояние выходов Q, QB после перехода в S=R=0 или E=0.
Нарушение самосинхронной предустановки.
3)
Преждевременное переключение информационного входа при Е=1.
2)
Таблица задержек
Путь
EQ
Задержка, t01 t10
нс
4.5 1.7
EQB
t01 t10
4.9 1.2
EI
t01 t10
4.5 8.3
ИПИ РАН и НПК «Технологический центр» МИЭТ
CQ CQB
CI
t10
t01
t01
t10
3.5
2.7
4.2 6.9
178
Описание базовых элементов
R0CE11 Однотактный RS-триггер с нулевым
спейсером, самосинхронным сбросом,
разрешением записи и парафазным
выходом с нулевым спейсером
Элемент R0CE11  RS-триггер с бифазным информационным входом (R, S), входом разрешения записи (Е) с
нулевым спейсером, входом самосинхронного сброса (С),
R0CE11
парафазным информационным выходом (QP, QBP) с нулевым спейсером, бифазным информационным выходом
(U, UB) и индикаторным выходом (I). При спейсере на входе разрешения (Е=0) триггер хранит свое состояние, а информационный выход также находится в спейсерном состоянии QP=QBP=0. При (R=0,
Е=S=1) триггер переключается в состояние (U=1, UB=0), а при
(Е=R=1, S=0) – в состояние (U=0, UB=1), разрешая тем самым формирование рабочего состояния парафазного информационного выхода
(QP=0, QBP=1 и, соответственно, QP=1, QBP=0)..
Входная комбинация Е=R=S=1 – запрещенная. Окончание перехода
триггера в рабочее или спейсерное состояние фиксируется по переключению парафазного информационного выхода в соответствующее
состояние. Начальный сброс реализуется подачей низкого уровня на
вход самосинхронного сброса С=0 при спейсере на входе разрешения
(Е=0). При этом триггер устанавливается в состояние (U=0, UB=1),
индикаторный выход переключается в состояние I=0, разрешая тем
самым формирование рабочего состояния парафазного информационного выхода (QP=0, QBP=1). После снятия активного (низкого) уровня со входа сброса С индикаторный выход переключается в состояние
I=1, переводя тем самым информационный выход в спейсерное состояние QP=QBP=0.
Выход I может быть использован внешним окружением для ускорения
его перехода в спейсерное состояние (S=0, R=0) вместо ожидания
окончания переходных процессов на выходах QP, QBP. При этом состояние выходов QP, QBP должно отслеживаться при формировании
следующего рабочего состояния на входах R, S по аналогии со входом
Е элемента D1CE20 (см. сигнальный граф для элемента D1CE20).
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
S T QP
R QBP
E
U
UB
C
I
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
179
элементов схемы триггера: n-типа Nn=3 и p-типа Np=3.
Коэффициент объединения по входу Е  3, по остальным входам − 2.
Рекомендуемая нагрузочная способность по выходам QP, QBP ≤ 4, по
выходам U, UB, I − 1.
Размер элемента составляет 10 ячеек поля БМК.
Область применения  СС-схемотехника, для передачи информации к
удаленному приемнику, обеспечивающей безошибочную передачу
данных независимо от задержек сигналов в цепях схемы.
Таблица истинности
№
строки
1
2
3
4
51)
62,3)
72)
8
9
10
11
S
*
*
0
1
1
*
*

*
0
0
Входы
R
E
*
0
*
0
1
1
0
1
1
1
*
1
*

*
1
1

0
1
0
1
C
0
1
1
1
1
0
0
*
*
0
1
QP
0
0
0
1
0
0
0
Выходы
QBP
I
1
0
0
1
1
0
0
0
0
1
X
X
X
X
1
0
0
1
U
UB
0
1
хранение
0
1
1
0
0
0
0
1
хранение
1)
Неопределенное состояние выходов U, UB после перехода в S=R=0 или E=0.
Нарушение самосинхронной предустановки.
3)
Кроме комбинации S=R=0.
2)
Таблица задержек
Путь
Задержка,
нс
Путь
Задержка,
нс
EI
EQBP EQP
EU
EUB
CI
t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01
t10
2.7 7.5 8.7 3.2 11.5 3.1 4.8 1.7 4.1 1.7 2.3 5.5
CQBP CU CUB
t01 t10
t10
t01
7.3 2.8
3.1
2.2
ИПИ РАН и НПК «Технологический центр» МИЭТ
180
Описание базовых элементов
R0CE12 Однотактный RS-триггер с нулевым
спейсером. самосинхронным сбросом, разрешением записи и парафазным
выходом с единичным спейсером
Элемент R0CE12  RS-триггер с бифазным информационным входом (R, S), входом разрешения записи (Е) с
нулевым спейсером, входом самосинхронного сброса (С),
C
R0CE12
парафазным информационным выходом (QP, QBP) с единичным спейсером, бифазным информационным выходом (U, UB) и
индикаторным выходом (I). При спейсере на входе разрешения (Е=0)
триггер хранит свое состояние, а информационный выход также находится в спейсерном состоянии QP=QBP=1. При (R=0, Е=S=1) триггер
переключается в состояние (U=1, UB=0), а при (Е=R=1, S=0) – в состояние (U=0, UB=1). Индикаторный выход переключается в состояние I=1, разрешая тем самым формирование рабочего состояния парафазного информационного выхода (QP=0, QBP=1 и, соответственно, QP=1, QBP=0).
Входная комбинация Е=R=S=1 – запрещенная. Окончание перехода
триггера в рабочее или спейсерное состояние фиксируется по переключению парафазного информационного выхода в соответствующее
состояние. Начальный сброс реализуется подачей низкого уровня на
вход самосинхронного сброса С=0 при спейсере на входе разрешения
(Е=0). При этом триггер устанавливается в состояние (U=0, UB=1),
индикаторный выход переключается в состояние I=1, разрешая тем
самым формирование рабочего состояния парафазного информационного выхода (QP=0, QBP=1). После снятия активного (низкого) уровня со входа сброса С индикаторный выход переключается в состояние
I=0, переводя тем самым информационный выход в спейсерное состояние QP=QBP=1.
Выход I может быть использован внешним окружением для ускорения
его перехода в спейсерное состояние (S=0, R=0) вместо ожидания
окончания переходных процессов на выходах QP, QBP. При этом состояние выходов QP, QBP должно отслеживаться при формировании
следующего рабочего состояния на входах R, S по аналогии со входом
Е элемента D1CE20 (см. сигнальный граф для элемента D1CE20).
Максимальное количество последовательно соединенных транзистоS
R
E
T
QP
QBP
U
UB
I
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
181
ров в цепочках между общей шиной или шиной питания и выходами
элементов схемы триггера: n-типа Nn=3 и p-типа Np=3.
Коэффициент объединения по входу Е  3, по остальным входам − 2.
Рекомендуемая нагрузочная способность по выходам QP, QBP ≤ 4, по
выходу I ≤ 3, по выходам U, UB − 1.
Размер элемента составляет 10 ячеек поля БМК.
Область применения  СС-схемотехника, для передачи информации к
удаленному приемнику; что обеспечивает безошибочную передачу
данных независимо от задержек сигналов в цепях схемы.
Таблица истинности
№
строки
1
2
3
4
51)
62,3)
72)
8
9
10
11
S
*
*
0
1
1
*
*

*
0
0
Входы
R
E
*
0
*
0
1
1
0
1
1
1
*
1
*

*
1
1

0
1
0
1
C
0
1
1
1
1
0
0
*
*
0
1
QP
0
1
0
1
1
0
1
Выходы
QBP
I
1
1
1
0
1
1
0
1
1
0
X
X
X
X
1
1
1
0
U UB
0
1
хранение
0
1
1
0
0
0
0
1
хранение
1)
Неопределенное состояние выходов U, UB после перехода в S=R=0 или E=0.
Нарушение самосинхронной предустановки.
3)
Кроме комбинации S=R=0.
2)
Таблица задержек
Путь
EQP EQBP EI
EU
EUB
CQP
t10
Задержка, t01 t10 t01 t10 t01 t10 t01 t10 t01 t10 t01
нс
3.2 8.1 3.5 11.0 8.3 2.3 4.8 1.8 4.1 1.6 3.1 7.2
Путь
CU
CUB
CI
t10
t01
t01 t10
Задержка,
нс
3.2
2.2
6.3 2.2
ИПИ РАН и НПК «Технологический центр» МИЭТ
182
Описание базовых элементов
R0CE13 Однотактный RS-триггер с нулевым
спейсером, самосинхронным сбросом,
разрешением записи и мощным выходом
Элемент R0CE13  RS-триггер с бифазным информационным входом (R, S); входом разрешения записи (Е) с нулеI
вым спейсером; входом самосинхронного сброса (С); параR0CE13
фазным мощным информационным выходом (Q, QB) и индикаторным выходом (I). При спейсере на входе разрешения (Е=0) триггер
хранит свое состояние, а индикаторный выход I=0. При Е=S=1, R=0 триггер переключается в состояние (Q=1, QB=0). При Е=R=1, S=0 триггер переключается в состояние (Q=0, QB=1). Входная комбинация Е=R=S=1 –
запрещенная. Окончание перехода в очередное рабочее состояние, соответствующее состоянию информационного входа, фиксируется значением
I=1 на индикаторном выходе. Начальный сброс реализуется подачей высокого уровня на вход С=1 при спейсере на входе разрешения записи (Е=0).
При этом триггер устанавливается в состояние (Q=0, QB=1), а индикаторный выход переключается в значение I=1 после того, как обе составляющие информационного выхода перейдут в соответствующее состояние,
обеспечивая тем самым контроль за процессом предустановки. После снятия активного (высокого) уровня со входа сброса С индикаторный выход
переключается в состояние I=0.
Информационный выход (Q, QB) формируется инверторами, обеспечивающими увеличенную нагрузочную способность и электрическую
развязку элемента памяти триггера, хранящего его состояние, от внешнего окружения, что повышает помехоустойчивость триггера.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
элементов схемы триггера: n-типа Nn=3 и p-типа Np=3.
Коэффициент объединения по входам С, R, S − 2, по входу Е  4.
Рекомендуемая нагрузочная способность по выходам Q, QB≤ 3, по выходу I≤4.
Размер элемента составляет 10 ячеек поля БМК.
Область применения  СС-схемотехника.
S
R
E
C
T
Q
QB
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
183
Таблица истинности
№
строки
1
2
3
4
51)
62)
7
82)
92)
102)
112)
12
13
1)
2)
S
*
*
0
1
1
1
0
1
*

*
0
0
Входы
R E
*
0
*
0
1
1
0
1
1
1
1
1
1
1
0
1
 1
*
1
* 
0
1
0
1
C
1
0
0
0
0
1
1
1
*
*
1
0
1
Выходы
Q
QB
0
1
хранение
0
1
1
0
1
1
1
1
0
1
1
1
X
X
X
0
хранение
1
0
1
I
1
0
1
1
0
0
1
0
Неопределенное состояние выходов после перехода в S=R=0 или E=0.
Нарушение самосинхронной предустановки.
Таблица задержек
Путь
EQ
Задержка, t01 t10
нс
2.2 3.5
EQB
t01
t10
2.0 2.7
EI
t01 t10
6.4 2.5
CQ CQB
CI
t10
t01
t01 t10
2.8
1.4
5.7 2.1
R0E10 Однотактный RS-триггер с нулевым
спейсером и разрешением записи
Элемент R0E10 – однотактный RS-триггер с нулевым
спейсером, парафазным информационным входом (S, R),
R0E10
входом разрешения записи (E), бифазным выходом данных (Q, QB) и индикаторным выходом (I). При E=0 элемент хранит свое состояние, при E=1 изменяет его в соответствии со
значениями входов S и R. Индикаторный выход I отображает окончание переходных процессов в триггере. В базовом варианте входы R, S
представляют собой парафазный сигнал без спейсера. В случае информационного входа со спейсером (нулевым) требуется дополнительно индицировать спейсерное состояние входа разрешения записи Е.
S
R
E
T
Q
QB
I
ИПИ РАН и НПК «Технологический центр» МИЭТ
184
Описание базовых элементов
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами схемы: n-типа Nn=3 и p-типа Np=2.
Коэффициент объединения по входам R и S – 2, по входу E  3.
Рекомендуемая нагрузочная способность по выходам Q, QB ≤ 2, по
выходу I ≤ 3.
Размер элемента составляет 6 ячеек поля БМК.
Область применения  СС-схемотехника.
Таблица истинности
№
строки
1
2
3
4
51)
6
7
1)
S
*
0
0
1
1

*
Входы
R
*
0
1
0
1
*

E
0
1
1
1
1
1
1
Выходы
Q
QB
хранение
хранение
0
1
1
0
0
0
X
X
I
1
1
0
0
1
Неопределенное состояние выходов Q, QB после перехода в S=R=0 или E=0.
Таблица задержек
Путь
EQ
Задержка, t01 t10
нс
4.0 1.4
Путь
SQ
t01
Задержка,
нс
3.9
EQB
t01
t10
4.0 1.4
SQB
t10
1.3
EI
t01 t10
1.0 6.2
SI
t01 t10
1.8 5.7
RQ RQB
t10
t01
1.3
3.8
RI
t01
t10
2.1 6.1
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
185
R0E11 Однотактный RS-триггер с нулевым спейсером, разрешением записи и мощным выходом
Элемент R0E11  RS-триггер с бифазным информационным входом (R, S); входом разрешения записи (Е) с нулеR0E11
вым спейсером; парафазным мощным информационным
выходом (Q, QB) и индикаторным выходом (I). При спейсере на входе разрешения (Е=0) триггер хранит свое состояние, а индикаторный выход I=0. При Е=S=1, R=0 триггер переключается в состояние (Q=1, QB=0). При Е=R=1, S=0 триггер переключается в состояние (Q=0, QB=1). Входная комбинация Е=R=S=1 - запрещенная.
Окончание перехода в очередное рабочее состояние, соответствующее
значению информационного входа, фиксируется значением I=1 на индикаторном выходе.
Информационный выход (Q, QB) формируется инверторами, обеспечивающими увеличенную нагрузочную способность и электрическую
развязку элемента памяти триггера, хранящего его состояние, от
внешнего окружения, что повышает помехоустойчивость триггера.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами элементов схемы триггера: n-типа Nn=3 и p-типа Np=2.
Коэффициент объединения по входам R, S − 2, по входу Е  4.
Рекомендуемая нагрузочная способность по выходам Q, QB ≤ 3, по
выходу I ≤ 4.
Размер элемента составляет 9 ячеек поля БМК.
Область применения  СС-схемотехника.
S
R
E
T
Q
QB
I
Таблица истинности
№
строки
1
2
3
41)
5
6
7
1)
S
*
0
1
1
*

0
Входы
R
*
1
0
1

*
0
E
0
1
1
1
1
1
1
I
0
1
1
0
0
Выходы
Q
QB
хранение
0
1
1
0
1
1
X
X
хранение
Неопределенное состояние выходов Q, QB после перехода в S=R=0 или E=0.
ИПИ РАН и НПК «Технологический центр» МИЭТ
186
Описание базовых элементов
Таблица задержек
Путь
Задержка,
нс
EI
t01 t10
6.9 2.5
EQ
t01
t10
2.2 3.7
EQB
t01 t10
2.2 3.7
R0P10 Однотактный RS-триггер с нулевым
спейсером и самосинхронной установкой
Элемент R0P10  RS-триггер с парафазным информационным входом (R, S) с нулевым спейсером, входом самосинхронной установки (P), бифазным информационным
R0P10
выходом (Q, QB) и индикаторным выходом (I). При
спейсере на информационном входе (R=S=0) триггер хранит свое состояние, а индикаторный выход I=1. При (R=0, S=1) триггер переключается в состояние (Q=1, QB=0). При (R=1, S=0) триггер переключается в состояние (Q=0, QB=1). Входная комбинация R=S=1 – запрещенная. Окончание перехода в очередное рабочее состояние, соответствующее рабочему состоянию информационного входа, фиксируется
значением I=0 на индикаторном выходе. Начальная установка реализуется подачей низкого уровня на вход самосинхронной установки
P=0 при спейсере на информационном входе (R=S=0). В результате
триггер устанавливается в состояние (Q=1, QB=0). Индикаторный выход переключается в значение I=0 только после того, как обе составляющие информационного выхода перейдут в соответствующее состояние, обеспечивая тем самым контроль за процессом предустановки.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
элементов схемы триггера: n-типа Nn=2 и p-типа Np=3.
Коэффициент объединения по всем входам − 2.
Рекомендуемая нагрузочная способность по всем выходам − не более
1.
Размер элемента составляет 6 ячеек поля БМК.
Область применения  СС-схемотехника.
S
R
P
T
Q
QB
I
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
187
Таблица истинности
№
строки
1
2
3
4
51)
62)
72)
8
1)
2)
S
0
0
0
1
1
1
1
0
Входы
R
0
0
1
0
1
1
0
1
Выходы
Q
QB
1
0
хранение
0
1
1
0
0
0
0
0
1
0
0
1
P
0
1
1
1
1
0
0
0
I
0
1
0
0
1
0
0
0
Неопределенное состояние выходов Q, QB после перехода в S=R=0.
Нарушение самосинхронной предустановки.
Таблица задержек
Путь
Задержка,
нс
Путь
Задержка,
нс
PQ
t01
2.7
SQ
t01
3.4
PQB
PI
t10
t01 t10
3.2
2.5 5.2
SQB
SI
t10
t01 t10
0.8
2.5 4.8
RQ
t10
0.9
RQB
t01
3.4
RI
t01 t10
2.8 5.2
R0P11 Однотактный RS-триггер с нулевым
спейсером, самосинхронной установкой и
парафазным выходом с нулевым спейсером
Элемент R0P11  RS-триггер с парафазным информационным входом (R, S) с нулевым спейсером, входом самосинхронной установки (P), бифазным информациP
R0P11
онным выходом (U, UB), парафазным информационным
выходом (QP, QBP) с нулевым спейсером и индикаторным выходом I.
При спейсере на информационном входе (R=S=0) триггер хранит свое
состояние, а информационный выход также находится в спейсерном
состоянии (QP=QBP=0). При (R=0, S=1) триггер переключается в состояние (U=1, UB=0), а при (R=1, S=0) – в состояние (U=0, UB=1).
S
R
T
QP
QBP
U
UB
I
ИПИ РАН и НПК «Технологический центр» МИЭТ
188
Описание базовых элементов
Индикаторный выход переключается в состояние I=0, разрешая тем
самым формирование рабочего состояния парафазного информационного выхода (QP=0, QBP=1 и, соответственно, QP=1, QBP=0). Входная комбинация R=S=1 – запрещенная. Окончание перехода триггера
в рабочее или спейсерное состояние фиксируется по переключению
парафазного информационного выхода в соответствующее состояние.
Начальная установка реализуется подачей низкого уровня на вход самосинхронной установки P=0 при спейсере на информационном входе
(R=S=0). При этом триггер устанавливается в состояние (U=0, UB=1,
QBP=0), индикаторный выход переключается в состояние I=0. разрешая тем самым формирование рабочего состояния парафазного информационного выхода (QP=0, QBP=1). После снятия активного
(низкого) уровня со входа установки P индикаторный выход переключается в состояние I=1, переключая тем самым информационный выход в спейсерное состояние QP=QBP=0.
Выход I может быть использован внешним окружением для ускорения
его перехода в спейсерное состояние (S=0, R=0) вместо ожидания
окончания переходных процессов на выходах QP, QBP. При этом состояние выходов QP, QBP должно отслеживаться при формировании
следующего рабочего состояния на входах R, S.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами элементов схемы триггера: n-типа Nn=2 и p-типа Np=3.
Коэффициент объединения по всем входам − 2.
Рекомендуемая нагрузочная способность по выходам QP, QBP ≤ 4, по
остальным выходам − 1.
Размер элемента составляет 8 ячеек поля БМК.
Область применения  СС-схемотехника для передачи информации к
удаленному приемнику; в этом случае парафазный сигнал со спейсером обеспечивает безошибочную передачу данных независимо от задержек сигналов в цепях схемы.
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
189
Таблица истинности
№
строки
1
2
3
4
51)
62)
72)
82)
1)
2)
S
0
0
0
1
1
1
1
0
Входы
R
0
0
1
0
1
1
0
1
P
0
1
1
1
1
0
0
0
QP
1
0
0
1
0
1
1
0
Выходы
QBP
I
0
0
0
1
1
0
0
0
0
1
1
0
0
0
1
0
U
UB
1
0
хранение
0
1
1
0
0
0
0
0
1
0
0
1
Неопределенное состояние выходов U, UB после перехода в S=R=0.
Нарушение самосинхронной предустановки.
Таблица задержек
Путь
SQP
SI
RQBP
RI
SU
t01
t10
t01
t10 t01 t10
t01
t10
t01
Задержка,
нс
7.4
3.3
3.0
5.4 8.0 3.7 3.3 5.9
3.7
Путь
SUB RU RUB PQP
PI
PU PUB
t10
t10
t01
t01 t10 t01
t10
t01
t10
Задержка,
нс
0.9
1.0
3.7
7.4 3.2 2.9 5.7 2.9
3.5
R0P12 Однотактный RS-триггер с нулевым
спейсером, самосинхронной установкой
и парафазным выходом с единичным спейсером
Элемент R0P12  RS-триггер с парафазным информационным входом (R, S) с нулевым спейсером, входом саR
мосинхронной установки (P), бифазным информациP
онным выходом (U, UB), парафазным информационным
R0P12
выходом (QP, QBP) с единичным спейсером и индикаторным выходом I. При спейсере на информационном входе (R=S=0)
триггер хранит свое состояние, а информационный выход также находится в спейсерном состоянии (QP=QBP=1). При (R=0, S=1) триггер
переключается в состояние (U=1, UB=0), а при (R=1, S=0) – в состояS
T
QP
QBP
U
UB
I
ИПИ РАН и НПК «Технологический центр» МИЭТ
190
Описание базовых элементов
ние (U=0, UB=1). Индикаторный выход переключается в состояние
I=1, разрешая тем самым формирование рабочего состояния парафазного информационного выхода (QP=0, QBP=1 и, соответственно,
QP=1, QBP=0). Входная комбинация R=S=1 – запрещенная. Окончание перехода триггера в рабочее или спейсерное состояние фиксируется по переключению парафазного информационного выхода в соответствующее состояние. Начальная установка реализуется подачей
низкого уровня на вход самосинхронной установки P=0 при спейсере
на информационном входе (R=S=0). При этом триггер устанавливается в состояние (U=0, UB=1), индикаторный выход переключается в
состояние I=1. разрешая тем самым формирование рабочего состояния парафазного информационного выхода (QP=0, QBP=1). После
снятия активного (низкого) уровня со входа установки P индикаторный выход переключается в состояние I=0, переключая тем самым
информационный выход в спейсерное состояние (QP=QBP=0).
Выход I может быть использован внешним окружением для ускорения
его перехода в спейсерное состояние (S=0, R=0) вместо ожидания
окончания переходных процессов на выходах QP, QBP. При этом состояние выходов QP, QBP должно отслеживаться при формировании
следующего рабочего состояния на входах R, S.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами элементов схемы триггера: n-типа Nn=2 и p-типа Np=3.
Коэффициент объединения по всем входам − 2.
Рекомендуемая нагрузочная способность по выходам QP, QBP ≤ 3, по
выходу I ≤ 3, по выходам U, UB −1.
Размер элемента составляет 9 ячеек поля БМК.
Область применения  СС-схемотехника для передачи информации к
удаленному приемнику; в этом случае парафазный сигнал со спейсером обеспечивает безошибочную передачу данных независимо от задержек сигналов в цепях схемы.
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
191
Таблица истинности
№
строки
1
2
3
4
51)
62)
72)
82)
1)
2)
S
0
0
0
1
1
1
1
0
Входы
R
0
0
1
0
1
1
0
1
P
0
1
1
1
1
0
0
0
QP
1
1
0
1
1
1
1
0
Выходы
QBP I
U
UB
0
1
1
0
1
0
хранение
1
1
0
1
0
1
1
0
1
0
0
0
1
1
0
0
0
1
1
0
1
1
0
1
Неопределенное состояние выходов U, UB после перехода в S=R=0.
Нарушение самосинхронной предустановки.
Таблица задержек
Путь
Задержка,
нс
Путь
Задержка,
нс
Путь
Задержка,
нс
SQBP
t01
t10
3.7
7.2
SU SUB
t01
t10
3.7
0.9
PU PUB
t01
t10
2.9
3.5
SI
t01
t10
6.2
2.5
RU RUB
t10
t01
1.0
3.7
RQP
t01
t10
3.7
7.6
PQBP
t01
t10
3.7
7.3
RI
t01 t10
6.7 2.9
PI
t01 t10
6.4 2.6
R0P13 Однотактный RS-триггер с парафазным
входом с нулевым спейсером, самосинхронной установкой и мощным выходом
Элемент R0P13  RS-триггер с парафазным информационным входом (R, S) с нулевым спейсером; входом саR0P13
мосинхронной установки (P); парафазным мощным информационным выходом (Q, QB) и индикаторным выходом (I). При спейсере на информационном входе (R=S=0) триггер
хранит свое состояние, а индикаторный выход I=0. При R=0, S=1
триггер переключается в состояние (Q=1, QB=0), а при R=1, S=0 – в
состояние (Q=0, QB=1). Входная комбинация R=S=1 - запрещенная.
Окончание перехода в очередное рабочее состояние, соответствующее
S
R
P
T
Q
QB
I
ИПИ РАН и НПК «Технологический центр» МИЭТ
192
Описание базовых элементов
рабочему значению информационного входа, фиксируется значением
I=1 на индикаторном выходе. Начальная установка реализуется подачей высокого уровня на вход самосинхронной установки P=1 при
спейсере на информационном входе (R=S=0). При этом триггер устанавливается в состояние (Q=1, QB=0), а индикаторный выход переключается в значение I=1 после того, как обе составляющие информационного выхода перейдут в соответствующее состояние, обеспечивая
этим контроль за процессом предустановки. После снятия активного
(высокого) уровня со входа установки P индикаторный выход переключается в состояние I=0.
Информационный выход (Q, QB) формируется инверторами, обеспечивающими увеличенную нагрузочную способность и электрическую
развязку элемента памяти триггера, хранящего его состояние, от
внешнего окружения, что повышает помехоустойчивость триггера.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
элементов схемы триггера: n-типа Nn=2 и p-типа Np=3.
Коэффициент объединения по всем входам − 2.
Рекомендуемая нагрузочная способность по выходам Q, QB ≤ 3, по
выходу I ≤ 4.
Размер элемента составляет 8 ячеек поля БМК.
Область применения  СС-схемотехника.
Таблица истинности
№
строки
1
2
3
4
51)
62)
7
83)
S
0
0
0
1
1
1
1
0
Входы
R
0
0
1
0
1
1
0
1
P
1
0
0
0
0
1
1
1
Выходы
Q QB
I
1
0
1
хранение 0
0
1
1
1
0
1
1
1
0
1
1
0
1
0
1
1
1
0
1)
Неопределенное состояние выходов Q, QB после перехода в S=R=0.
Нарушение самосинхронной предустановки.
3)
Неопределенное состояние выходов Q, QB после перехода в P=R=0.
2)
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
193
Таблица задержек
Путь
Задержка,
нс
Путь
Задержка,
нс
PQ
t01
1.9
SQ
t01
1.8
PQB
t10
3.0
SQB
t10
2.9
PI
t01
t10
6.0
3.3
SI
t01
t10
5.9
3.2
RQ
t10
3.9
RQB
t01
1.5
RI
t01 t10
6.3 2.2
R0PE10 Однотактный RS-триггер с нулевым
спейсером, самосинхронной установкой и
разрешением записи
Элемент R0PE10  RS-триггер с бифазным информационным входом (R, S), входом разрешения записи (E) с нулевым спейсером, входом самосинхронной установки (P),
I
R0PE10
бифазным информационным выходом (Q, QB) и индикаторным выходом (I). При спейсере на входе разрешения (E=0) триггер
хранит свое состояние, а индикаторный выход I=1. При (E=S=1, R=0)
триггер переключается в состояние (Q=1, QB=0). При (E=R=1, S=0)
триггер переключается в состояние (Q=0, QB=1). Входная комбинация E=R=S=1 – запрещенная. Окончание перехода в очередное рабочее состояние, соответствующее состоянию информационного входа,
фиксируется значением I=0 на индикаторном выходе. Начальная установка реализуется подачей P=0 при спейсере на входе разрешения
записи (E=0). При этом триггер устанавливается в состояние (Q=1,
QB=0), а индикаторный выход переключается в значение I=0 после
того, как обе составляющие информационного выхода перейдут в соответствующее состояние (так обеспечивается контроль за процессом
предустановки). После снятия активного (низкого) уровня со входа
установки P индикаторный выход переключается в состояние I=1.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами элементов схемы триггера: n-типа Nn=3 и p-типа Np=3.
Коэффициент объединения по входам P, R, S − 2, по входу E  3.
Рекомендуемая нагрузочная способность по выходу Q ≤ 2, по выходу
QB − 1, по выходу I ≤ 3.
Размер элемента составляет 8 ячеек поля БМК.
Область применения  СС-схемотехника.
S
R
E
P
T
Q
QB
ИПИ РАН и НПК «Технологический центр» МИЭТ
194
Описание базовых элементов
Таблица истинности
№
строки
1
2
3
4
51)
62,3)
72)
8
9
10
11
S
*
*
0
1
1
*
*

*
0
0
Входы
R
E
*
0
*
0
1
1
0
1
1
1
*
1
*

*
1
1

0
1
0
1
P
0
1
1
1
1
0
0
*
*
0
1
Выходы
Q
QB
1
0
хранение
0
1
1
0
0
0
X
X
X
X
0
1
0
1
хранение
I
0
1
0
0
1
1)
Неопределенное состояние выходов Q, QB после перехода в S=R=0 или E=0.
Нарушение самосинхронной предустановки.
3)
Кроме комбинации R=S=0.
2)
Таблица задержек
Путь
Задержка,
нс
PQ
t01
2.1
PQB
t10
3.0
PI
EQ EQB EI
t01 t10 t01 t10 t01 t10 t01 t10
2.0 5.2 3.7 1.5 4.4 1.6 2.2 6.8
R0PE11 Однотактный RS-триггер с нулевым
спейсером, самосинхронной установкой,
разрешением записи и парафазным
выходом с нулевым спейсером
T
Элемент R0PE11  RS-триггер с бифазным информационным входом (R, S), входом разрешения записи (E) с
P
нулевым спейсером; входом самосинхронной установки
R0PE11
(P), бифазным информационным выходом (U, UB), парафазным информационным выходом (QP, QBP) с нулевым спейсером
и индикаторным выходом I. При спейсере на входе разрешения (E=0)
триггер хранит свое состояние, а информационный выход также находится в спейсерном состоянии QP=QBP=0. При (R=0, E=S=1) триггер
переключается в состояние (QP=1, QBP=0). При (E=R=1, S=0) тригS
R
E
QP
QBP
U
UB
I
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
195
гер переключается в состояние (QP=0, QBP=1). Входная комбинация
E=R=S=1 – запрещенная. Окончание перехода триггера в рабочее или
спейсерное состояние фиксируется по переключению парафазного
информационного выхода в соответствующее состояние. Начальная
установка реализуется подачей низкого уровня на вход самосинхронной установки P=0 при спейсере на входе разрешения (E=0); триггер
устанавливается в состояние (QP=1, QBP=0). После снятия активного
(низкого) уровня со входа установки P информационный выход переключается в спейсерное состояние QP=QBP=0.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами элементов схемы триггера: n-типа Nn=3 и p-типа Np=3.
Коэффициент объединения по входу E  3, по остальным входам − 2.
Рекомендуемая нагрузочная способность по выходам QP, QBP ≤ 4, по
остальным выходам − 1.
Размер элемента составляет 10 ячеек поля БМК.
Область применения  СС-схемотехника для передачи информации к
удаленному приемнику; в этом случае парафазный сигнал со спейсером обеспечивает безошибочную передачу данных независимо от задержек сигналов в цепях схемы.
Таблица истинности
№
строки
1
2
3
4
51)
62,3)
72)
8
9
10
11
S
*
*
0
1
1
*
*

*
0
0
Входы
R
E
*
0
*
0
1
1
0
1
1
1
*
1
*

*
1
1

0
1
0
1
P
0
0
1
1
1
1
0
*
*
0
1
QP
1
0
0
1
0
1
0
1)
Выходы
QBP I
U
UB
0
0
1
0
0
1
хранение
1
0
0
1
0
0
1
0
0
1
0
0
X
X
X
X
0
0
1
0
0
1
хранение
Неопределенное состояние выходов U, UB после перехода в S=R=0 или E=0.
Нарушение самосинхронной предустановки.
3)
Кроме комбинации R=S=0.
2)
ИПИ РАН и НПК «Технологический центр» МИЭТ
196
Описание базовых элементов
Таблица задержек
Путь
Задержка,
нс
Путь
Задержка,
нс
EU
t01
t10
4.1
1.6
EQP
t01
t10
8.7
3.1
EUB
t01
t10
4.8
1.8
EQBP
t01
t10
9.8
3.0
EI
t01
t10
2.6
7.5
PUB PU
t10
t01
3.2
2.2
PI
t01
t10
2.2
5.6
PQP
t01
t10
7.3
2.8
R0PE12 Однотактный RS-триггер с нулевым
спейсером, самосинхронной установкой,
разрешением записи и парафазным выходом с единичным спейсером
Элемент R0PE12  RS-триггер с бифазным информационным входом (R, S), входом разрешения записи (E) с нуP
левым спейсером, входом самосинхронной установки (P),
R0PE12
бифазным информационным выходом (U, UB), парафазным информационным выходом (QP, QBP) с единичным спейсером и
индикаторным выходом I. При спейсере на входе разрешения (E=0)
триггер хранит свое состояние, а информационный выход также находится в спейсерном состоянии QP=QBP=1. При (R=0, E=S=1) триггер
переключается в состояние (QP=1, QBP=0), при (E=R=1, S=0) - в состояние (QP=0, QBP=1). Входная комбинация E=R=S=1 – запрещенная. Окончание перехода триггера в рабочее или спейсерное состояние фиксируется по переключению парафазного информационного
выхода в соответствующее состояние. Начальная установка реализуется подачей низкого уровня на вход самосинхронной установки P=0
при спейсере на входе разрешения (E=0); при этом триггер устанавливается в состояние (QP=1, QBP=0). После снятия активного (низкого)
уровня со входа установки P информационный выход переключается
в спейсерное состояние QP=QBP=1.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
элементов схемы триггера: n-типа Nn=3 и p-типа Np=3.
Коэффициент объединения по входу E  3, по остальным входам − 2.
S
R
E
T
QP
QBP
U
UB
I
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
197
Рекомендуемая нагрузочная способность по выходам QP, QBP ≤ 4, по выходу I ≤ 3, по остальным выходам − 1.
Размер элемента составляет 10 ячеек поля БМК.
Область применения  СС-схемотехника для передачи информации к
удаленному приемнику; в этом случае парафазный сигнал со спейсером обеспечивает безошибочную передачу данных независимо от задержек сигналов в цепях схемы.
Таблица истинности
№
строки
1
2
3
4
51)
62,3)
72)
8
9
10
11
S
*
*
0
1
1
*
*

*
0
0
Входы
R
E
*
0
*
0
1
1
0
1
1
1
*
1
*

*
1
1

0
1
0
1
P
0
1
1
1
1
0
0
*
*
0
1
Выходы
QBP I
U
UB
0
1
1
0
1
0
хранение
1
1
0
1
0
1
1
0
1
0
0
0
X
X
X
X
1
1
QP
1
1
0
1
1
1)
Неопределенное состояние выходов U, UB после перехода в S=R=0 или E=0.
Нарушение самосинхронной предустановки.
3)
Кроме комбинации R=S=0.
2)
Таблица задержек
Путь
Задержка,
нс
Путь
Задержка,
нс
EU
t01
t10
4.1
1.6
EQP
t01
t10
3.6
9.3
EUB
t01
t10
4.8
1.8
EQBP
t01
t10
3.2
8.1
EI
t01
t10
8.3
2.3
PUB PU
t10
t01
3.2
2.2
ИПИ РАН и НПК «Технологический центр» МИЭТ
PI
t01
t10
6.3 2.2
PQBP
t01
t10
3.2 7.2
198
Описание базовых элементов
R0PE13 Однотактный RS-триггер с нулевым
спейсером, самосинхронной установкой,
разрешением записи и мощным выходом
Элемент R0PE13  RS-триггер с бифазным информационным входом (R, S); входом разрешения записи (E) с нуI
левым спейсером; входом самосинхронной установки (P);
R0PE13
парафазным мощным информационным выходом (Q, QB)
и индикаторным выходом (I). При спейсере на входе разрешения
(E=0) триггер хранит свое состояние, а индикаторный выход I=0. При
E=S=1, R=0 триггер переключается в состояние (Q=1, QB=0). При
E=R=1, S=0 триггер переключается в состояние (Q=0, QB=1). Входная комбинация E=R=S=1  запрещенная. Окончание перехода в очередное рабочее состояние, соответствующее состоянию информационного входа, фиксируется значением I=1 на индикаторном выходе.
Начальная установка реализуется подачей высокого уровня на вход
установки P=1 при спейсере на входе разрешения записи (E=0). При
этом триггер устанавливается в состояние (Q=1, QB=0), а индикаторный выход переключается в значение I=1 после того, как обе составляющие информационного выхода перейдут в соответствующее состояние, обеспечивая тем самым контроль за процессом предустановки. После снятия активного (высокого) уровня со входа установки P
индикаторный выход переключается в состояние I=0.
Информационный выход (Q, QB) формируется инверторами, обеспечивающими увеличенную нагрузочную способность и электрическую развязку элемента памяти триггера, хранящего его состояние, от
внешнего окружения, что повышает помехоустойчивость триггера.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
элементов схемы триггера: n-типа Nn=3 и p-типа Np=2.
Коэффициент объединения по входам P, R, S − 2, по входу E  4.
Рекомендуемая нагрузочная способность по выходам Q, QB ≤ 3, по
входу I ≤ 4.
Размер элемента составляет 10 ячеек поля БМК.
Область применения  СС-схемотехника.
S
R
E
P
T
Q
QB
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
199
Таблица истинности
№
строки
1
2
3
4
5
6
71)
82)
93)
10
11
12
13
14
S
*
*
0
0
1
1
1
0
1

*
*
0
0
Входы
R E
* 0
* 0
1 1
1 10
0 1
0 10
1 1
1 1
1 1
* 1
 1
* 
0 1
0 1
Выходы
Р Q QB I
1
1
0
1
0 хранение 0
0
0
1
1
0
0
1
0
*
1
0
1
0
1
0
0
0
1
1
0
1
1
1
0
1
1
1
0
0
X
0
X
1
1
X
0 хранение 0
1
1
0
1
1)
Неопределенное состояние выходов Q, QB после перехода в S=R=0 или в E=0.
Неопределенное состояние выходов Q, QB после перехода в P=R=0 или в E=P=0.
3)
Неопределенное состояние выходов Q, QB после перехода в P=R=S=0 или в E=P=0.
2)
Таблица задержек
Путь
EQ EQB
EI PQ PQB PI
t10
t01 t10
Задержка, t01 t10 t01 t10 t01 t10 t01
нс
2.1 2.7 2.2 3.4 6.6 3.2 1.6
2.8 5.9 2.9
R0R10 Однотактный RS-триггер с нулевым
спейсером и синхронным сбросом
Элемент R0R10 – однотактный RS-триггер с парафазным
информационным входом (R, S) с нулевым спейсером,
R0R10
входом синхронного сброса (RT), бифазным информационным выходом (Q, QB), индикаторным выходом (I).
В спейсере (R=S=0) значение индикаторного выхода I, отображающего окончание переходных процессов в триггере, равно 1, в рабочей
фазе (R≠S)  0.
Синхронный сброс осуществляется при подаче на вход RT низкого
S T Q
R
QB
RT
I
ИПИ РАН и НПК «Технологический центр» МИЭТ
200
Описание базовых элементов
уровня (RT=0) в спейсерной фазе триггера (R=S=0). При этом выходы
триггера устанавливаются в состояние Q=0, QB=1.
В рабочей фазе (R≠S) при высоком уровне на входе синхронного
сброса (RT=1) информация со входов R и S записывается в триггер; в
фазе гашения (R=S=0) триггер находится в состоянии хранения.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходом
схемы: n-типа Nn=2 и p-типа Np=2.
Коэффициент объединения по входам R и S – 2.
Рекомендуемая нагрузочная способность по выходам Q и QB ≤ 2, по
выходу I ≤ 4.
Размер элемента составляет 5 ячеек поля БМК.
Область применения  СС-схемотехника. Элемент индицирует не
только свои выходы, но и информационный парафазный со спейсером
вход R, S; который поэтому не нужно индицировать на выходе элемента, где он формируется. Это позволяет упростить схему и повысить ее быстродействие. Однако такая индикация входов не обеспечивает стопроцентной индикации константных неисправностей.
Таблица истинности
№
строки
1
2
3
4
51)
62)
71)
8
1)
2)
S
0
1
0
0
1
1
1
0
Входы
R
0
0
1
0
1
1
0
1
RT
0
1
1
1
0
1
0
0
Выходы
Q
QB
0
1
1
0
0
1
хранение
0
0
0
0
1
0
0
1
I
1
0
0
1
1
1
0
0
Нарушение предустановки.
Неопределенное состояние выходов Q, QB после перехода в S=R=0.
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
201
Таблица задержек
Путь
RTQ RTQB
t10
t01
Задержка,
нс
3.2
2.6
Путь
SQB
SI
t10
t01 t10
Задержка,
нс
0.9
2.2 4.3
R Q
t10
0.7
R QB
t01
3.2
RI
SQ
t01
t10
t01
1.8 4.2 3.2
R0R11 Однотактный RS-триггер с парафазным
входом с нулевым спейсером, синхронным
сбросом и мощным выходом
Элемент R0R11  RS-триггер с парафазным информационным входом (R, S) с нулевым спейсером; входом синR0R11
хронного сброса (RT); парафазным мощным информационным выходом (Q, QB) и индикаторным выходом (I). При спейсере
на информационном входе (R=S=0) триггер хранит свое состояние, а
индикаторный выход I=0. При R=0, S=1 триггер переключается в состояние (Q=1, QB=0). При R=1, S=0 триггер переключается в состояние (Q=0, QB=1). Входная комбинация R=S=1 – запрещенная. Окончание перехода в очередное рабочее состояние, соответствующее рабочему значению информационного входа, фиксируется значением
I=1 на индикаторном выходе. Начальный сброс реализуется подачей
низкого уровня на вход синхронного сброса RT=0 при спейсере на
информационном входе (R=S=0). В результате триггер устанавливается в состояние (Q=0, QB=1). Значение индикаторного выхода при
этом не меняется.
Информационный выход (Q, QB) формируется инверторами, обеспечивающими увеличенную нагрузочную способность и электрическую
развязку элемента памяти триггера, хранящего его состояние, от
внешнего окружения, что повышает помехоустойчивость триггера.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
элементов схемы триггера: n-типа Nn=2 и p-типа Np=2.
Коэффициент объединения по входам R, S − 2.
Рекомендуемая нагрузочная способность по выходам Q и QB ≤ 3, по
выходу I ≤ 4.
S
R
RT
T
Q
QB
I
ИПИ РАН и НПК «Технологический центр» МИЭТ
202
Описание базовых элементов
Размер элемента составляет 8 ячеек поля БМК.
Область применения  СС-схемотехника.
Таблица истинности
№
строки
1
2
3
4
51)
62)
71)
8
1)
2)
S
0
0
0
1
1
1
1
0
Входы
R RT
0
0
0
1
1
1
0
1
1
0
1
1
0
0
1
0
I
0
0
1
1
0
0
1
1
Выходы
Q
QB
0
1
хранение
0
1
1
0
1
1
1
1
1
0
0
1
Нарушение предустановки.
Неопределенное состояние выходов Q, QB после перехода в S=R=0.
Таблица задержек
Путь
RTQ RTQB
RQ
t10
t01
t10
Задержка,
нс
2.5
3.5
2.9
Путь
SQ
SQB
SI
t01
t10
t01
t10
Задержка,
нс
1.7
2.7
5.2 2.2
RQB
RI
t01
t01 t10
1.5
5.8 2.2
R0RE10 Однотактный RS-триггер с нулевым
спейсером, синхронным сбросом
и разрешением записи
Элемент R0RE10 – однотактный RS-триггер с входом
синхронного сброса (RT), входом разрешения записи (E),
определяющим фазы работы триггера, парафазным инR0RE10
формационным входом без спейсера (R, S), бифазным
информационным выходом (Q, QB), индикаторным выходом (I), отображающим окончание переходных процессов в триггере. В спейсере
S T Q
R
QB
E
RT
I
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
203
(E=0) значение индикаторного выхода I равно 1, в рабочей фазе (E=1)
 0. Синхронный сброс осуществляется при подаче на вход RT низкого уровня (RT=0) в спейсерной фазе (E=0); при этом выходы триггера
устанавливаются в состояние Q=0, QB=1. В рабочей фазе (E=1) при
высоком уровне на входе синхронного сброса (RT=1) информация со
входов R и S записывается в триггер. В фазе гашения (E=0) триггер
находится в состоянии хранения.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
схемы: n-типа Nn=3 и p-типа Np=2.
Коэффициент объединения по входам S и R − 2, по входу E − 3.
Рекомендуемая нагрузочная способность элемента по выходам Q, QB
≤ 2, по выходу I ≤ 3.
Размер элемента составляет 7 ячеек поля БМК.
Область применения  СС-схемотехника. Триггер является строго самосинхронным, если входной информационный парафазный сигнал R,
S не имеет спейсера. Единичный спейсер  запрещенная комбинация
входных сигналов, а нулевой делает неиндицируемым спейсерное состояние сигнала разрешения E внутри элемента. При этом целесообразнее использовать, например, элемент R0RE11, обладающий к тому
же свойством начальной установки, или дополнительно индицировать
сигнал E (см. описание R0RE11).
Таблица истинности
№
строки
1
2
3
4
5
61)
72)
81)
91)
10
11
121)
S
*
*
1
0
0
1
1
0
1

*
0
Входы
R
E
*
0
*
0
0
1
1
1
0
1
1
1
1
1
1
1
0
1
*
1
1

1

RT
0
1
1
1
1
0
1
0
0
1
1
0
ИПИ РАН и НПК «Технологический центр» МИЭТ
Выходы
Q
QB
0
1
хранение
1
0
0
1
хранение
0
0
0
0
0
1
1
0
X
X
X
I
1
1
0
0
1
1
1
0
0
204
Описание базовых элементов
Окончание таблицы
1)
2)
131)
1
0

0
141)
0
0
1
0
X
0
1
1
Нарушение предустановки.
Неопределенное состояние выходов Q, QB после перехода в S=R=0
или E=0.
Таблица задержек
Путь
EQ
01
t10
Задержка, t
нс
4.2 1.6
EQB
t01
t10
4.8 1.2
EI
t01 t10
2.3 7.7
RTQ
t01 t10
3.4 2.7
RTQB
t01
t10
4.2 1.6
R0RE11 Однотактный RS-триггер с нулевым
спейсером, синхронным сбросом, разрешением записи и частичной индикацией
Элемент R0RE11 – однотактный RS-триггер с входом
синхронного сброса (RT), парафазным информацион-ным
входом (S, R), входом разрешения записи (E), бифазным
R0RE11
выходом данных (Q, QB), индикаторным выходом (I).
Индикаторный выход I отображает окончание переходных процессов
в триггере. Например, при исходном состоянии триггера Q=0, QB=1
переключение входного сигнала из спейсера R=S=0 в состояние R=0,
S=1 вызывает переключение выхода I в состояние 0 (окончание рабочей фазы). Однако он не индицирует состояние разрешения записи.
Контроль окончания переходных процессов на входе E требует дополнительной аппаратуры либо в устройстве-источнике сигнала E,
либо так, как показано на рисунке ниже.
Сброс элемента осуществляется при подаче на вход RT низкого уровня (RT=0) в спейсерной фазе триггера (E=0 или R=S=0). При этом выходы триггера устанавливаются в состояние Q=0, QB=1. В рабочей
фазе (E=1) при высоком уровне на входе синхронного сброса (RT=1)
информация со входов R и S записывается в триггер, а в фазе гашения
S T Q
R
QB
E
RT
I
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
205
(E=0 или R=S=0) триггер находится в состоянии хранения.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходом
схемы: n-типа Nn=2 и p-типа Np=2.
Коэффициент объединения по входам E, R и S – 2.
Рекомендуемая нагрузочная способность по выходам Q и QB ≤ 2, по
выходу I ≤ 4.
Размер элемента составляет 6 ячеек поля БМК.
Область применения  СС-схемотехника. Пример использования
триггера R0RE11 в составе четырехразрядного регистра приведен на
рисунке ниже. Двухвходовой G-триггер обеспечивает правильную индикацию разрешения записи E.
Таблица истинности
№
строки
1
2
3
4
5
6
7
8
9
10
111)
122)
131)
14
153)
163)
171)
181)
S
*
0
0
0
0
0
1
1
1
1
1
1
1
0
1→0
0
1
0
Входы
R
E
0
0
0
1
1
0
1
0
0
*
1
1
0
0
0
1
1
0
1
0
1
1
1
1
0
1
1
1
0
1
1→0
1
0

1

RT
0
0
0
1
1
1
1
1
0
1
0
1
0
0
1
1
0
0
1)
Выходы
Q
QB
I
0
1
1
0
1
1
0
1
0
хранение
Q
хранение
1
0
1
0
хранение
QB
1
0
0
0
1
0
хранение
0
0
0
1
0
0
1
1
0
0
0
1
0
X
1
X
1
X
X
Нарушение предустановки.
Неопределенное состояние выходов Q, QB после перехода в S=R=0
или E=0.
3)
Преждевременное переключение информационного входа при I=1.
2)
ИПИ РАН и НПК «Технологический центр» МИЭТ
206
Описание базовых элементов
Таблица задержек
Путь
RTQ RTQB
t10
t01
Задержка,
нс
3.1
2.2
Путь
SQB
SI
t10
t01
t10
Задержка,
нс
1.5
1.8 5.1
S0
R0
S
R
E
RT
T Q
QB
R Q
R QB
t10
t01
1.3
4.1
EQ
EQB
t01 t10 t01 t10
3.9 1.5 4.2 1.3
RI
t01
t10
2.2 5.3
EI
t10
4.8
SQ
t01
4.1
Q0
Q0B
I
R0RE11
S
R
E
RT
T
Q
QB
Q1
Q1B
I
R0RE11
S2
R2
S
R
E
RT
T Q
QB
Q2
Q2B
I0 G
I1
Q
I2
I3
GI4
I0 G Q
I
S1
R1
I1
GI2
I
R0RE11
S3
R3
RT
S
R
E
RT
T Q
QB
Q3
Q3B
I
R0RE11
E
INV
Четырехразрядный регистр на элементе R0RE11
R0RE12 Однотактный RS-триггер с нулевым
спейсером, синхронным сбросом и инверсным разрешением записи
S T Q
R
QB
E
I
RT EB
R0RE12
Элемент R0RE12 – однотактный RS-триггер с входом
синхронного сброса (RT), входом разрешения записи с
нулевым спейсером (E), парафазным информационным
входом с единичным спейсером (R, S), бифазным инфорВерсия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
207
мационным выходом (Q, QB), индикаторным выходом (I), выходом
инверсии сигнала E (EB).
Высокий уровень на входе RT (RT=1) при E=0 переводит элемент в
состояние нуля (Q=0, QB=1). При низком уровне на входе RT (RT=0)
элемент либо хранит свое состояние, если E=0, либо изменяет его в
соответствии со значениями входов S и R при E=1. Индикаторный
выход I отображает окончание всех переходных процессов в триггере,
кроме случаев, когда состояние триггера не изменяется. Например,
при исходном состоянии триггера Q=0, QB=1 переход комбинации
входных сигналов R=S=1 в состояние R=0, S=1 вызывает переход I в
состояние 1 (окончание рабочей фазы) независимо от состояния входа
E. Поэтому в общем случае контроль окончания переходных процессов на выходе EB должен быть осуществлен на дополнительной аппаратуре (аналогично элементу R0RE11).
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходом
в элементах схемы: n-типа Nn=2 и p-типа Np=2.
Коэффициент объединения по входам R и S – 2.
Рекомендуемая нагрузочная способность по выходам ЕВ ≤ 3, Q и QB
≤ 2, по выходу I ≤ 4.
Размер элемента составляет 6 ячеек поля БМК.
Область применения  СС-схемотехника.
Таблица истинности
№
строки
1
2
3
4
5
6
7
8
9
10
111)
12
S
*
*
1
0
1
1
0
1
1
0
0
0
Входы
R
E
0
0
1
0
1
1
1
0
0
0
1
0
1
1
0
1
1
1
0
0
0
1
0
1
RT
1
1
1
0
0
0
0
0
0
0
1
0
Выходы
Q QB
I
0
1
1
0
1
0
0
1
0
хранение
Q
хранение QB
хранение
0
1
0
1
0
1
1
хранение
0
хранение
1
1
1
0
1
1
0
ИПИ РАН и НПК «Технологический центр» МИЭТ
EB
1
1
0
1
1
1
0
0
0
1
0
0
208
Описание базовых элементов
Окончание таблицы
13
142)
153)
163)
172)
182)
1
0
0
1
01 1
1 01
0
1
1
0
1
1
1
1


1
1
0
0
1
1
0
1
1
0
1
1
0
0
X
X
0
0
0
0
X
X
1)
Неопределенное состояние выходов Q, QB после перехода в S=R=1 или E=0.
Нарушение предустановки.
3)
Преждевременное переключение информационного входа при I=0.
2)
Таблица задержек
Путь
RTQ RTQB RQ RQB
RI
SQ SQB
t10
t01
t10
t01
t01 t10
t01
t10
Задержка,
нс
1.7
3.5
4.2
2.6
7.6 1.2 3.6
5.2
Путь
SI
EQ EQB EI
EEB
01
t10 t01 t10 t01 t10
t01
t01 t10
Задержка, t
нс
7.9 1.5 4.1 4.7 2.9 5.7
8.4
1.0 0.5
R0RE13 Однотактный RS-триггер с нулевым
спейсером, синхронным сбросом,
разрешением записи и мощным выходом
Элемент R0RE13  RS-триггер с бифазным информационным входом (R, S); входом разрешения записи (E) с
нулевым спейсером; входом синхронного сброса (RT);
R0RE13
парафазным мощным информационным выходом (Q, QB)
и индикаторным выходом (I). При спейсере на входе разрешения
(E=0) триггер хранит свое состояние, а индикаторный выход I=0. При
E=S=1, R=0 триггер переключается в состояние (Q=1, QB=0). При
E=R=1, S=0 триггер переключается в состояние (Q=0, QB=1). Входная комбинация E=R=S=1 - запрещенная. Окончание перехода в очередное рабочее состояние, соответствующее состоянию информационного входа, фиксируется значением I=1 на индикаторном выходе.
S T Q
R QB
E
I
RT
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
209
Начальный сброс реализуется подачей низкого уровня на вход синхронного сброса RT=0 при спейсере на входе разрешения записи
(E=0). В результате триггер устанавливается в состояние (Q=0, QB=1).
Значение индикаторного выхода при этом не меняется.
Информационный выход (Q, QB) формируется инверторами, обеспечивающими повышенную нагрузочную способность и электрическую
развязку элемента памяти триггера, хранящего его состояние, от
внешнего окружения, что повышает помехоустойчивость триггера.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
элементов схемы триггера: n-типа Nn=3 и p-типа Np=2.
Коэффициент объединения по входам R, S − 2, по входу E  4.
Рекомендуемая нагрузочная способность по выходам Q и QB ≤ 3, по
выходу I ≤ 4.
Размер элемента составляет 10 ячеек поля БМК.
Область применения  СС-схемотехника.
Таблица истинности
№
строки
1
2
3
4
51)
62)
7
81)
9
10
11
12
13
1)
2)
S
*
*
0
1
1
1
0
1
*

*
0
0
Входы
R E
* 0
* 0
1 1
0 1
1 1
1 1
1 1
0 1
 1
* 1
* 
0 1
0 1
RT
0
1
1
1
0
1
0
0
*
*
0
0
1
I
0
0
1
1
0
0
1
1
0
0
Выходы
Q
QB
0
1
хранение
0
1
1
0
1
1
1
1
0
1
1
0
X
X
X
0
1
хранение
Нарушение предустановки.
Неопределенное состояние выходов Q, QB после перехода в S=R=0 или
E=0.
ИПИ РАН и НПК «Технологический центр» МИЭТ
210
Описание базовых элементов
Таблица задержек
Путь
EQ EQB EI RTQ RTQB
t10
t01
Задержка, t01 t10 t01 t10 t01 t10
нс
2.2 3.5 2.2 3.6 6.9 2.4 1.8
3.1
R0RE20 Двухтактный RS-триггер с нулевым спейсером, синхронным сбросом, разрешением
записи и инверсным сигналом индикации
Элемент R0RE20 – двухтактный RS-триггер с синхронным сбросом. Назначение выводов: RT  вход синхронного сброса; E  вход разрешения записи с нулевым
R0RE20
спейсером; R, S  бифазный информационный вход; Q,
QB  бифазный информационный выход; I  индикаторный выход;
EB − выход инверсии сигнала Е.
При (R=0, S=E=1) или (S=0, R=E=1) и RT=0 триггер записывает состояние информационного входа в первую (входную) бистабильную
ячейку. Окончание записи фиксируется по появлению низкого уровня
на индикаторном выходе (I=0). При спейсере на входе разрешения
(E=0) триггер хранит свое состояние, переписывая его из входной бистабильной ячейки в выходную при индикаторном выходе (I=1).
Входная комбинация (E=1, R=S=0) – запрещенная. Начальная установка реализуется подачей высокого уровня на вход синхронной установки (RT=1) при спейсере на входе разрешения записи (E=0). При
этом триггер устанавливается в состояние (Q=0, QB=1). При необходимости индикация завершения установки триггера выполняется
внешней аппаратурой путем фиксации низкого уровня на его выходе
Q. Возможный вариант реализации самосинхронной установки для
случая трехразрядного регистра хранения на базе элемента R0RE20
аналогичен схеме, приведенной в описании элемента D1CE20.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходом
первого каскада индикаторного элемента: n-типа Nn=4 и p-типа Np=3.
Коэффициент объединения по входам S и R − 2.
Рекомендуемая нагрузочная способность по выходам Q и QB ≤ 2, по
выходу ЕВ − 1, по выходу I ≤ 5.
S TT Q
R
QB
E
I
RT
EB
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
211
Размер элемента составляет 12 ячеек поля БМК.
Область применения  CC-схемотехника.
Элемент рекомендуется использовать для информационного входа (R,
S), не имеющего спейсера. Если вход (R, S) имеет единичный спейсер,
то требуется дополнительная индикация спейсерного значения входа
разрешения записи по аналогии с элементом R0RE11. Нулевой спейсер на информационном входе запрещен.
Таблица истинности
№
строки
1
2
3
4
5
6
7
8
9
10
111)
122)
13
142)
152)
16
17
18
19
20
213)
223)
23
24
S
0
1
1
1
1
0
1
1
0
0
0
0
0
1
0
0
0
1

*

*
1
1
Входы
R
E RT
1
0
1
0
0
1
1
0
1
1
0
0
0
0
0
1
0
0
0
1
0
0 10 0
1
1
0
1 10 0
0
1
0
0
1
1
0
0
0
0
1
1
1
1
1
0
0
1
*
1

*
1

*
1
*
1
*

*
0
*
0
*

1
1
0
1
1
1
Выходы
Q
QB
I
0
1
1
0
1
1
0
1
1
хранение
1
хранение
1
хранение
1
хранение
0
0
1
1
хранение
0
1
0
1
хранение
0
хранение
0
хранение
1
хранение
0
хранение
0
0
1
1
X
X
X
X
X
X
хранение
X
хранение
X
1)
EB
1
1
1
1
1
1
0
01
0
01
0
0
1
0
0
1
0
0
0
0
0
0
Неопределенное состояние выходов после перехода в S=R=1 или E=0.
Нарушение предустановки.
3)
Изменения входов R и S запрещены до выполнения перехода EB 01.
2)
ИПИ РАН и НПК «Технологический центр» МИЭТ
212
Описание базовых элементов
Таблица задержек
Путь
EQ EQB EEB
EI RTQ RTQB
t10
t01
Задержка, t01 t10 t01 t10 t01 t10 t01 t10
нс
5.3 2.7 5.3 2.7 2.3 1.7 11.2 13.3 8.0
7.8
R0RE21 Двухтактный RS-триггер с нулевым
спейсером, синхронным сбросом, разрешением записи и частичной индикацией
R0RE21  двухтактный RS-триггер с синхронным сбросом. Назначение выводов: RT  вход синхронного сброса;
E  вход разрешения записи с нулевым спейсером; R, S 
парафазный информационный вход с единичным спейсеR0RE21
ром; EВ  выход инверсии входа разрешения записи; Q,
QB  бифазный информационный выход; U, UB  бифазный выход
первой бистабильной ячейки (ступени); I, IB  прямой и инверсный
индикаторные выходы.
При (R=0, S=E=1) или (S=0, R=E=1) и RT=0 триггер записывает состояние информационного входа в первую (входную) бистабильную
ячейку. Окончание записи фиксируется по появлению низкого уровня
на индикаторном выходе (I=0). При спейсере на входе разрешения
(E=0) триггер хранит свое состояние, переписывая его из входной
бистабильной ячейки в выходную при индикаторном выходе (I=1).
Входная комбинация (E=1, R=S=0) – запрещенная. Начальная установка реализуется подачей высокого уровня на вход синхронной установки (RT=1) при спейсере на входе разрешения записи (E=0). При
этом триггер устанавливается в состояние (Q=0, QB=1). При необходимости индикация завершения установки триггера выполняется
внешней по отношению к нему аппаратурой путем фиксации низкого
уровня на его выходе Q. Возможный вариант реализации самосинхронной установки для случая трехразрядного регистра хранения на
базе элемента R0RE20 аналогичен схеме, приведенной при описании
элемента D1CE20.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами элементов схемы: n-типа Nn=4 и p-типа Np=2.
S TTQ
QB
R
U
UB
E
I
IB
RT EB
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
213
Коэффициент объединения по входам R и S − 2.
Рекомендуемая нагрузочная способность по выходам IB, U, UB и EB
− 1, по выходам Q, QB ≤ 2, по выходу I ≤ 5.
Размер элемента в библиотеке БМК 5503CC составляет 11 ячеек поля
БМК/
Область применения  СС-схемотехника.
Вход разрешения записи E в элементе не индицируется ни в рабочем,
ни в спейсерном состоянии. Для нормальной работы триггера R0RE21
в составе СС-схемы требуется использовать дополнительные индикаторные элементы, например, как показано на рисунке ниже. Эти элементы могут быть общими для нескольких триггеров такого типа, составляющих один регистр с одним сигналом разрешения записи. Выходы U, UB могут использоваться для ускорения работы схемы в конвейерной структуре.
S
S
R
E
R
E
RT
RT
TT Q
QB
U
UB
I
IB
EB
Q
QB
U
UB
IB
G
I
Совместная индикация входа разрешения записи и триггера
Таблица истинности
№
строки S
1
*
2
*
3
1
4
1
5
0
6
1
7
1
8
0
9
0
10
1
111)
0
122)
1
Входы
R E
1
0
0
0
0
0
1
0
1
0
0
1
0 10
1
1
1 10
1
1
0
1
1
1
RT
1
1
0
0
0
0
0
0
0
0
0
1
Выходы
Q QB U
UB
I
IB
EB
0
1
1
0
1
0
1
0
1
1
0
0
1
1
UB U
хранение
UB
U
1
UB U
хранение
1
0
1
UB U
хранение
U
UB
1
хранение 1
0
0
1
0
UB U
хранение
1
0
01
хранение 0
1
0
1
0
UB
U хранение 1
0
01
хранение
QU QUB 0
хранение 1
1
1
0
0
хранение 1
0
QB
Q
0
ИПИ РАН и НПК «Технологический центр» МИЭТ
214
Описание базовых элементов
Окончание таблицы
132)
142)
152)
16
17
183)
193)
20
0
0
1
0
1
1
1
0
1
0
1 
1
0 
0
01 *
* 01 0
0
0
0
1 хранение 1
1
1
1
хранение
0
1
0
1
хранение
1
0
0
1
X
1
X
*
хранение
X
*
хранение
X
0
UB
U хранение 0
0
1
1
0
0
0
1
0
0
1
1)
Неопределенное состояние выходов после перехода в S=R=1 или E=0.
Нарушение предустановки.
3)
Изменения входов R и S запрещены до перехода EB 01.
2)
Таблица задержек
Путь
Задержка,
нс
Путь
Задержка,
нс
Путь
Задержка,
нс
SI
t01 t10
2.6 8.1
RUB
t10
5.9
EQ
t01 t10
5.1 2.5
SIB
SU SUB RI
RIB RU
t01 t10
t10
t01
t01 t10 t01 t10
t01
9.3 1.7
5.1
3.0
2.9 9.1 10.4 2.0
4.1
RTQ RTQB RTU RTUB EI
EIB
t10
t01
t10
t01
t01 t10 t01 t10
5.4
8.0
1.8
4.1
8.2 9.9 11.2 7.2
EQB EU EUB EEB
t01 t10 t01 t10 t01 t10 t01 t10
5.1 2.5 4.7 5.7 3.6 6.7 1.2 0.7
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
215
R0RE22 Двухтактный RS-триггер с нулевым
спейсером, синхронным сбросом,
разрешением записи и прямым сигналом
индикации
S TT Q
R
QB
E
I
RT EB
Элемент R0RE22 – двухтактный RS-триггер с входом
синхронного сброса (RT), входом разрешения записи (E),
R0RE22
определяющим фазы работы триггера, бифазным информационным входом (R, S), бифазным информационным выходом (Q,
QB), индикаторным выходом (I), выходом инверсии разрешения записи E (EВ).
Индикаторный выход I отображает окончание переходных процессов
в триггере, принимая значение 0 в спейсере (I=0) и 1 в рабочей фазе
триггера (I=1).
Выход EВ служит для формирования второго сигнала разрешения записи для предыдущего разряда регистра сдвига (например, входа E0
элемента S0RRE2), когда триггер используется в качестве последнего
разряда этого регистра.
Сброс триггера осуществляется при подаче на вход RT высокого
уровня (RT=1) в спейсерной фазе триггера (E=0). При этом выходы
триггера устанавливаются в состояние Q=0, QB=1.
В рабочей фазе при E=1 и низком уровне на входе установки (RT=0)
информация со входов R и S записывается в первую бистабильную
ячейку триггера (внутренние выходы U, UB), и затем при переходе
триггера в состояние спейсера (E=0) состояние первой бистабильной
ячейки переписывается во вторую ступень триггера (выходы Q, QB).
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами элементов схемы: n-типа Nn=4 и p-типа Np=3.
Коэффициент объединения по входам S и R – 2.
Рекомендуемая нагрузочная способность по выходам I, Q, QB ≤ 2, по
выходу ЕВ – 1.
Размер элемента составляет 11 ячеек поля БМК.
Область применения  CC-схемотехника, например, в качестве последнего разряда самосинхронного регистра сдвига.
ИПИ РАН и НПК «Технологический центр» МИЭТ
216
Описание базовых элементов
Таблица истинности
№
строки S
1
0
2
1
3
1
4
1
5
0
6
1
7
1
8
0
9
0
10
1
111)
0
122)
0
13
0
142)
0
152)
1
162)
0
172)
*
18

19
*
1)
2)
Входы
R
E RT
1
0
1
*
0
1
1
1
1
*
0
0
1
0
0
0
1
0
0 10 0
1
1
0
1 10 0
1
1
0
0
1
0
0
1
1
0
0
0
0
0
1
0
1
1
1
1
1
*
1

*
1
*
1
*

Выходы
Q
QB
I
0
1
0
0
1
0
хранение
Q
хранение
0
хранение
0
хранение
1
0
1
0
хранение
1
1
0
0
хранение
хранение
1
хранение
1
хранение
Х
0
1
Х
0
1
1
1
0
1
X
хранение
X
хранение
X
EB
1
1
0
1
1
0
01
0
01
0
0
0
1
1
0
0
0
0
Неопределенное состояние выходов после перехода в S=R=1.
Нарушение предустановки.
Таблица задержек
Путь
EQ EQB EI EEB RTQ RTQB RI SI
t10
t01
t01
t01
Задержка, t01 t10 t01 t10 t01 t10 t01 t10
нс
5.4 2.7 5.4 2.7 11.7 7.3 1.5 0.7 4.9
7.6
6.2 12.5
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
217
R0S11 Однотактный RS-триггер с парафазным
входом с нулевым спейсером, синхронной
установкой и мощным выходом
Элемент R0S11  RS-триггер с парафазным информационным входом (R, S) с нулевым спейсером; входом
R0S11
синхронной установки (ST); парафазным мощным информационным выходом (Q, QB) и индикаторным выходом (I). При
спейсере на информационном входе (R=S=0) триггер хранит свое состояние, а индикаторный выход I=0. При R=0, S=1 триггер переключается в состояние (Q=1, QB=0). При R=1, S=0 триггер переключается
в состояние (Q=0, QB=1). Входная комбинация R=S=1 - запрещенная.
Окончание перехода в очередное рабочее состояние, соответствующее
рабочему значению информационного входа, фиксируется значением
I=1 на индикаторном выходе. Начальная установка реализуется подачей низкого уровня на вход синхронной установки ST=0 при спейсере
на информационном входе (R=S=0). В результате триггер устанавливается в состояние (Q=1, QB=0). Значение индикаторного выхода при
этом не меняется.
Информационный выход (Q, QB) формируется инверторами, обеспечивающими увеличенную нагрузочную способность и электрическую развязку элемента памяти триггера, хранящего его состояние, от
внешнего окружения, что повышает помехоустойчивость триггера.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами элементов схемы триггера: n-типа Nn=2 и p-типа Np=2.
Коэффициент объединения по входам R, S − 2.
Рекомендуемая нагрузочная способность по выходам Q, QB ≤ 3, по
выходу I ≤ 4.
Размер элемента составляет 8 ячеек поля БМК.
Область применения  СС-схемотехника.
S
R
ST
T
Q
QB
I
ИПИ РАН и НПК «Технологический центр» МИЭТ
218
Описание базовых элементов
Таблица истинности
№
строки
1
2
3
4
51)
62)
73)
83)
S
0
0
0
1
1
1
1
0
Входы
R ST
0 0
0 1
1 1
0 1
1 1
1 0
0 0
1 0
Выходы
Q
QB
1
0
хранение
0
1
1
0
1
1
1
1
1
0
0
1
I
0
0
1
1
0
0
1
1
1)
Неопределенное состояние выходов Q, QB после перехода в S=R=0.
Неопределенное состояние выходов Q, QB после перехода в S=R=0, ST=1.
3)
Нарушение предустановки.
2)
Таблица задержек
Путь
STQ STQB RQ RQB RI SQ SQB SI
t01
t10
t10
t01
t01 t10
t01
t10
t01 t10
Задержка,
нс
3.4
2.3
3.0
1.7
5.9 2.2 1.5
3.2 5.6 2.2
R0SE13 Однотактный RS-триггер с нулевым
спейсером, синхронной установкой,
разрешением записи и мощным выходом
Элемент R0SE13  RS-триггер с бифазным информационным входом (R, S); входом разрешения записи (E) с
нулевым спейсером; входом синхронной установки (ST);
I
R0SE13
парафазным мощным информационным выходом (Q, QB)
и индикаторным выходом (I). При спейсере на входе разрешения
(E=0) триггер хранит свое состояние, а индикаторный выход I=0. При
E=S=1 триггер переключается в состояние (Q=1, QB=0). При E=R=1
триггер переключается в состояние (Q=0, QB=1). Входная комбинация E=R=S=1 - запрещенная. Окончание перехода в очередное рабочее состояние, соответствующее состоянию информационного входа,
фиксируется значением I=1 на индикаторном выходе. Начальная установка реализуется подачей низкого уровня на вход синхронной усS
R
E
ST
T
Q
QB
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
219
тановки ST=0 при спейсере на входе разрешения записи (E=0). В результате триггер устанавливается в состояние (Q=1, QB=0). Значение
индикаторного выхода при этом не меняется.
Информационный выход (Q, QB) формируется инверторами, обеспечивающими повышенную нагрузочную способность и электрическую
развязку элемента памяти триггера, хранящего его состояние, от
внешнего окружения, что повышает помехоустойчивость триггера.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами элементов схемы триггера: n-типа Nn=3 и p-типа Np=2.
Коэффициент объединения по входам R, S − 2, по входу E  4.
Рекомендуемая нагрузочная способность по выходам Q, QB ≤ 3, по
выходу I ≤ 4.
Размер элемента составляет 10 ячеек поля БМК.
Область применения  СС-схемотехника.
Таблица истинности
№
строки
1
2
3
4
5
6
71)
82)
93)
10
11
12
133)
14
153)
S
*
*
0
0
1
1
1
1
0
1

*
*
0
0
Входы
R
E
*
0
*
0
1
1
1 10
0
1
0 10
1
1
1
1
1
1
0
1
*
1
1

*

0
1
0
1
ST
0
1
1
1
1
1
1
0
0
0
1
1
0
0
1
1)
Выходы
Q QB I
1
0
0
хранение 0
0
1
1
0
1
0
1
0
1
1
0
0
1
1
0
1
1
0
0
1
1
1
0
1
X
X
X
1
хранение
Неопределенное состояние выходов Q, QB после перехода в S=R=0 или в E=0.
Неопределенное состояние выходов Q, QB после перехода в S=R=0,
ST=1 или в E=0, ST=1.
3)
Нарушение предустановки.
2)
ИПИ РАН и НПК «Технологический центр» МИЭТ
220
Описание базовых элементов
Таблица задержек
Путь
EQ
Задержка, t01 t10
нс
2.2 3.5
EQB
t01
t10
2.2 3.5
EI
t01 t10
6.9 2.5
STQ
t01
3.1
STQB
t10
1.8
R111 Однотактный RS-триггер с единичным
спейсером, парафазным входом и мощным
выходом
Элемент R111  RS-триггер с парафазным информационным входом (R, S) с единичным спейсером; парафазным
R
R111
мощным информационным выходом (Q, QB) и индикаторным выходом (I). При спейсере на информационном входе
(R=S=1) триггер хранит свое состояние, а индикаторный выход I=1.
При R=1, S=0 триггер переключается в состояние Q=1, QB=0. При
R=0, S=1 триггер переключается в состояние Q=0, QB=1. Входная
комбинация R=S=0 – запрещенная. Окончание перехода в очередное
рабочее состояние, соответствующее рабочему значению информационного входа, фиксируется значением I=0 на индикаторном выходе.
Информационный выход (Q, QB) формируется инверторами, обеспечивающими увеличенную нагрузочную способность и электрическую
развязку элемента памяти триггера, хранящего его состояние, от
внешнего окружения, что повышает помехоустойчивость триггера.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами элементов схемы триггера: n-типа Nn=2 и p-типа Np=2.
Коэффициент объединения по всем входам − 2.
Рекомендуемая нагрузочная способность по выходам: Q, QB ≤ 3, I ≤ 4.
Размер элемента составляет 7 ячеек поля БМК.
Область применения  СС-схемотехника.
S
T
Q
QB
I
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
221
Таблица истинности
Входы
Выходы
№
строки S R
I
Q
QB
1
0
1
0
0
1
2
1
1
1
хранение
3
1
0
0
1
0
41)
0
0
1
0
0
1)
Неопределенное состояние выходов Q, QB после перехода в S=R=1.
Таблица задержек
Путь
SQ SQB
t10
Задержка, t01
нс
3.0
1.5
SI
t01
t10
2.1 4.0
RQ RQB
RI
t10
t01
t01 t10
1.2
3.5
2.5 3.9
R1C10 Однотактный RS-триггер с единичным
спейсером и самосинхронным сбросом
Элемент R1C10  RS-триггер с парафазным информационным входом (R, S) с единичным спейсером, входом саR1C10
мосинхронного сброса (С), бифазным информационным
выходом (Q, QB) и индикаторным выходом (I). При спейсере на информационном входе (R=S=1) триггер хранит свое состояние, а индикаторный выход I=0. При (R=1, S=0) триггер переключается в состояние (Q=1, QB=0). При (R=0, S=1) триггер переключается в состояние
(Q=0, QB=1). Входная комбинация R=S=0 – запрещенная. Окончание
перехода в очередное рабочее состояние, соответствующее рабочему
состоянию информационного входа, фиксируется значением I=1 на
индикаторном выходе. Начальный сброс реализуется подачей высокого уровня на вход самосинхронного сброса С=1 при спейсере на информационном входе (R=S=1); триггер устанавливается в состояние
(Q=0, QB=1), а индикаторный выход переключается в значение I=1
после того, как обе составляющие информационного выхода перейдут
в соответствующее состояние, обеспечивая этим контроль за процессом предустановки. После снятия активного (высокого) уровня со
входа самосинхронного сброса С индикаторный выход переключается
в состояние I=0.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходаS
R
C
T
Q
QB
I
ИПИ РАН и НПК «Технологический центр» МИЭТ
222
Описание базовых элементов
ми элементов схемы триггера: n-типа Nn=3 и p-типа Np=2.
Коэффициент объединения по всем входам − 2.
Рекомендуемая нагрузочная способность по выходу Q ≤ 2, по выходу
QB – 1, по выходу I≤ 3.
Размер элемента составляет 6 ячеек поля БМК.
Область применения  СС-схемотехника.
Таблица истинности
№
строки
1
2
3
4
51)
62)
72)
8
1)
2)
S
1
1
1
0
0
0
0
1
Входы
R
C
1
1
1
0
0
0
1
0
0
0
0
1
1
1
0
1
Выходы
Q
QB
0
1
хранение
0
1
1
0
1
1
1
1
1
0
0
1
I
1
0
1
1
0
1
1
1
Неопределенное состояние выходов Q, QB после перехода в S=R=0.
Нарушение самосинхронной предустановки.
Таблица задержек
Путь
CQ CQB CI RQ RQB RI SQ SQB SI
Задержка, t10
t01
t01 t10 t10
t01
t01 t10 t01
t10
t01 t10
нс
1.4
2.7 4.1 1.7 3.1
1.6 3.9 1.2 1.7
3.1 4.1 1.4
R1C11 Однотактный RS-триггер с единичным
спейсером, самосинхронным сбросом и
парафазным выходом с нулевым спейсером
S T QP
R QBP
U
C
UB
I
R1C11
Элемент R1C11  RS-триггер с парафазным информационным входом (R, S) с единичным спейсером, входом самосинхронного сброса (С), бифазным информационным
выходом (U, UB), парафазным информационным выходом
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
223
(QP, QBP) с нулевым спейсером и индикаторным выходом I. При
спейсере на информационном входе (R=S=1) триггер хранит свое состояние, а информационный выход также находится в спейсерном состоянии QP=QBP=0. При (R=1, S=0) триггер переключается в состояние (QP=1, QBP=0). При (R=0, S=1) триггер переключается в состояние (QP=0, QBP=1). Входная комбинация R=S=0 – запрещенная.
Окончание перехода триггера в рабочее или спейсерное состояние
фиксируется по переключению парафазного информационного выхода в соответствующее состояние. Начальный сброс реализуется подачей высокого уровня на вход самосинхронного сброса С=1 при спейсере на информационном входе (R=S=1); триггер устанавливается в
состояние (QP=0, QBP=1). После снятия активного (высокого) уровня
со входа сброса С информационный выход переключается в спейсерное состояние QP=QBP=1.
Выход I индицирует только входы триггера и выходы Q, QB. Он может использоваться внешним окружением как признак готовности
данных на выходах Q, QB, разрешающий не дожидаться окончания
переходных процессов на выходах QP, QBP. При этом состояние выходов QP, QBP должно отслеживаться при формировании следующего рабочего или спейсерного состояния на входах R, S: переключение
входов R, S в противоположную фазу может быть инициировано
только после окончания переключения в текущую фазу выходов QP,
QBP.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами элементов схемы триггера: n-типа Nn=3 и p-типа Np=2.
Коэффициент объединения по всем входам − 2.
Рекомендуемая нагрузочная способность по выходам U, UB − 1, по
выходу I ≤ 3, по остальным выходам ≤ 4.
Размер элемента составляет 9 ячеек поля БМК.
Область применения  СС-схемотехника, для передачи информации к
удаленному приемнику; в этом случае парафазный сигнал со спейсером обеспечивает безошибочную передачу данных независимо от задержек сигналов в цепях схемы.
ИПИ РАН и НПК «Технологический центр» МИЭТ
224
Описание базовых элементов
Таблица истинности
№
строки
1
2
3
4
51)
62)
72)
1)
2)
S
1
1
1
0
0
0
0
Входы
R
C
*
1
1
0
0
0
1
0
0
1
0
0
1
1
QP
0
0
0
1
0
0
1
QBP
1
0
1
0
0
0
0
Выходы
I
0
1
0
0
0
1
0
U
UB
0
1
хранение
0
1
1
0
1
1
1
1
1
0
Неопределенное состояние выходов U, UB после перехода в S=R=1.
Нарушение самосинхронной предустановки.
Таблица задержек
Путь
SQP
SI
RQBP
RI
SU
t10
t01
t10
t01
t10
t01
t10
t01
Задержка, t01
нс
6.5
2.7
2.2
4.7 6.2 2.7 2.1
4.3
1.7
Путь
SUB RU RUB CQBP
CI
CU CUB
t10
t01
t01
t10
t01
t10
t10
t01
Задержка, t10
нс
3.3
3.2
1.7
6.5 3.2 2.6 4.7
1.5
3.1
R1C12 Однотактный RS-триггер с единичным
спейсером, самосинхронным сбросом и
парафазным выходом с единичным спейсером
Элемент R1C12  RS-триггер с парафазным информационным входом (R, S) с единичным спейсером, входом
самосинхронного сброса (С), бифазным информационным
R1C12
выходом (U, UB), парафазным информационным выходом
(QP, QBP) с единичным спейсером и индикаторным выходом I. При
спейсере на информационном входе (R=S=1) триггер хранит свое состояние, а информационный выход также находится в спейсерном состоянии QP=QBP=1. При (R=1, S=0) триггер переключается в состояS T QP
R QBP
U
C
UB
I
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
225
ние (QP=1, QBP=0). При (R=0, S=1) триггер переключается в состояние (QP=0, QBP=1). Входная комбинация R=S=0 – запрещенная.
Окончание перехода триггера в рабочее или спейсерное состояние
фиксируется по переключению парафазного информационного выхода в соответствующее состояние. Начальный сброс реализуется подачей высокого уровня на вход самосинхронного сброса С=0 при спейсере на информационном входе (R=S=0); триггер устанавливается в
состояние (QP=0, QBP=1). После снятия активного (высокого) уровня
со входа сброса С информационный выход переключается в спейсерное состояние QP=QBP=1.
Выход I индицирует только входы триггера и выходы Q, QB. Он может использоваться внешним окружением как признак готовности
данных на выходах Q, QB, разрешающий не дожидаться окончания
переходных процессов на выходах QP, QBP. При этом состояние выходов QP, QBP должно отслеживаться при формировании следующего рабочего или спейсерного состояния на входах R, S: переключение
входов R, S в противоположную фазу может быть инициировано
только после окончания переключения в текущую фазу выходов QP,
QBP.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
элементов схемы триггера: n-типа Nn=3 и p-типа Np=2.
Коэффициент объединения по всем входам − 2.
Рекомендуемая нагрузочная способность по выходам U, UB, I − 1, по
остальным выходам ≤ 4.
Размер элемента составляет 8 ячеек поля БМК.
Область применения  СС-схемотехника, для передачи информации к
удаленному приемнику; в этом случае парафазный сигнал со спейсером обеспечивает безошибочную передачу данных независимо от задержек сигналов в цепях схемы.
ИПИ РАН и НПК «Технологический центр» МИЭТ
226
Описание базовых элементов
Таблица истинности
№
строки
1
2
3
4
51)
62)
72)
1)
2)
S
1
1
1
0
0
0
0
Входы
R
*
1
0
1
0
0
1
C
1
0
0
0
1
0
1
QP
0
1
0
1
1
1
1
Выходы
QBP I
U
UB
1
1
0
1
1
0 хранение
1
1
0
1
0
1
1
0
1
1
1
1
1
0
1
1
0
1
1
0
Неопределенное состояние выходов U, UB после перехода в S=R=1.
Нарушение самосинхронной предустановки.
Таблица задержек
Путь
SQBP
SI
t01
t10
t01
t10
Задержка,
нс
4.7
5.7
4.7
1.7
Путь
SUB RU RUB CQP
t10
t10
t01
t01 t10
Задержка,
нс
3.3
3.2
1.7
2.9 5.2
RQP
RI
SU
t01 t10 t01 t10
t01
2.5 5.2 4.3 1.6
1.7
CI
CU CUB
t01 t10
t10
t01
4.3 2.0
1.5
3.1
R1C13 Однотактный RS-триггер с единичным
спейсером, парафазным входом, самосинхронным сбросом и мощным выходом
Элемент R1C13  RS-триггер с парафазным информационным входом (R, S) с единичным спейсером; входом саR1C13
мосинхронного сброса (С); парафазным мощным информационным выходом (Q, QB) и индикаторным выходом
(I). При спейсере на информационном входе (R=S=1) триггер хранит
свое состояние, а индикаторный выход I=1. При R=1, S=0 триггер переключается в состояние (Q=1, QB=0). При R=0, S=1 триггер переключается в состояние (Q=0, QB=1). Входная комбинация R=S=0 –
запрещенная. Окончание перехода в очередное рабочее состояние,
S
R
C
T
Q
QB
I
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
227
соответствующее рабочему значению информационного входа, фиксируется значением I=0 на индикаторном выходе. Начальный сброс
реализуется подачей низкого уровня на вход самосинхронного сброса
С=0 при спейсере на информационном входе (R=S=1). При этом триггер устанавливается в состояние (Q=0, QB=1), а индикаторный выход
переключается в значение I=0 после того, как обе составляющие информационного выхода перейдут в соответствующее состояние, обеспечивая тем самым контроль за процессом предустановки. После снятия активного (низкого) уровня со входа самосинхронного сброса С
индикаторный выход переключается в состояние I=1.
Информационный выход (Q, QB) формируется инверторами, обеспечивающими увеличенную нагрузочную способность и электрическую развязку элемента памяти триггера, хранящего его состояние, от
внешнего окружения, что повышает помехоустойчивость триггера.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами элементов схемы триггера: n-типа Nn=3 и p-типа Np=2.
Коэффициент объединения по всем входам − 2.
Рекомендуемая нагрузочная способность по выходам Q, QB ≤ 3, по
выходу I ≤ 4.
Размер элемента составляет 8 ячеек поля БМК.
Область применения  СС-схемотехника.
Таблица истинности
№
строки
1
2
3
4
51)
62)
72)
1)
2)
S
1
1
0
1
0
0
0
Входы
R
*
1
1
0
0
0
1
C
0
1
1
1
0
1
0
I
0
1
0
0
1
1
1
Выходы
Q QB
0
1
хранение
1
0
0
1
0
0
0
0
0
0
Нарушение самосинхронной предустановки.
Неопределенное состояние выходов Q, QB после перехода в S=R=1.
ИПИ РАН и НПК «Технологический центр» МИЭТ
228
Описание базовых элементов
Таблица задержек
Путь
CQ CQB
CI
RQ RQB
RI
t01
t01 t10
t10
t01
t01 t10
Задержка, t10
нс
1.6
3.1
3.1 4.3
1.4
3.0
2.9 4.1
Путь
SQ SQB
SI
01
t10
t01 t10
Задержка, t
нс
3.6
1.2
2.1 4.8
R1CE10 Однотактный RS-триггер с единичным
спейсером, самосинхронным сбросом
и разрешением записи
Элемент R1CE10 – однотактный RS-триггер с бифазным
входом (R, S), входом разрешения записи (E), входом саI
мосинхронного сброса (С), бифазным информационным
R1CE10
выходом (Q, QB) и индикаторным выходом (I), отображающим окончание переходных процессов в триггере. В спейсере значение выхода I равно 0, в рабочей фазе − 1. В базовом варианте входы
R, S представляют собой парафазный сигнал без спейсера. В случае
информационного входа со спейсером (единичным) требуется дополнительно индицировать спейсерное (единичное) состояние входа разрешения записи E.
Элемент 2И-НЕ в составе триггера обеспечивает индицирование начального сброса общей подсхемой индикации без использования дополнительных средств. Сброс выполняется при спейсере на входе разрешения записи E (E=1), когда индикаторный выход уже переключился в 0, подачей высокого уровня на вход самосинхронного сброса С=1.
По окончании всех переключений в процессе сброса индикаторный
выход I перейдет в 1, информируя об окончании сброса.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами элементов схемы: n-типа Nn=3 и p-типа Np=3.
Коэффициент объединения по входам C, S и R  2, по входу E  3.
Рекомендуемая нагрузочная способность по выходу I ≤ 3, по выходу
Q ≤ 2, по выходу QB  1.
S
R
E
C
T
Q
QB
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
229
Размер элемента составляет 8 ячеек поля БМК.
Область применения  СС-схемотехника.
Таблица истинности
№
строки
1
2
3
4
51)
62)
72)
8
9
10
112)
122)
13
14
S
*
*
0
1
0
0
0
1

*
0
1
1
1
Входы
R
E
*
1
*
1
1
10
0
10
0
0
0
0
1
0
0
0
*
0
0

1

0

1
0
1
0
C
1
0
0
0
0
1
1
1
0
0
1
1
1
0
Выходы
Q
QB
0
1
хранение
1
0
0
1
1
1
1
1
1
0
0
1
X
X
X
X
0
1
хранение
I
1
0
1
1
0
1
1
1
1
0
1)
Неопределенное состояние выходов Q, QB после перехода в S=R=1
или E =1.
2)
Нарушение самосинхронной предустановки.
Таблица задержек
Путь
EQ
Задержка, t01 t10
нс
4.7 4.8
EQB
EI
CQ CQB CI
t01 t10 t01 t10
t10
t01
t10
3.0 5.8 13.5 3.0
1.8
4.0
3.5
ИПИ РАН и НПК «Технологический центр» МИЭТ
230
Описание базовых элементов
R1CE11 Однотактный RS-триггер с единичным
спейсером, самосинхронным сбросом,
разрешением записи и парафазным
выходом с нулевым спейсером
Элемент R1CE11  RS-триггер с бифазным информационным входом (R, S), входом самосинхронного сброса
(С), входом разрешения записи (E) с единичным спейсеR1CE11
ром, бифазным информационным выходом (U, UB), парафазным информационным выходом (QP, QBP) с нулевым спейсером
и индикаторным выходом I. При спейсере на входе разрешения (E=1)
триггер хранит свое состояние, а информационный выход также находится в спейсерном состоянии QP=QBP=0. При (R=1, E=S=0) триггер
переключается в состояние (QP=U=1, QBP=UB=0). При (E=R=0, S=1)
триггер переключается в состояние (QP=U=0, QBP=UB=1). Входная
комбинация E=R=S=0 – запрещенная. Окончание перехода триггера в
рабочее или спейсерное состояние фиксируется по переключению парафазного информационного выхода в соответствующее состояние.
Начальный сброс реализуется подачей высокого уровня на вход самосинхронного сброса С=1 при спейсере на входе разрешения (E=1);
триггер устанавливается в состояние (QP=U=0, QBP=UB=1). После
снятия активного (высокого) уровня со входа сброса С информационный выход переключается в спейсерное состояние QP=QBP=0.
Выход I индицирует только входы триггера и выходы U, UB. Он может
использоваться внешним окружением как признак готовности данных
на выходах U, UB, разрешающий не дожидаться окончания переходных процессов на выходах QP, QBP. При этом состояние выходов
QP, QBP должно отслеживаться при формировании следующего рабочего или спейсерного состояния на входе E: переключение входа E
в противоположную фазу может быть инициировано только после
окончания переключения в текущую фазу выходов QP, QBP.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
элементов схемы триггера: n-типа Nn=3 и p-типа Np=3.
Коэффициент объединения по входу E  3, по остальным входам − 2.
Рекомендуемая нагрузочная способность по выходам U, UB − 1, по выходу
S T QP
R QBP
E
U
UB
C
I
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
231
I ≤ 3, по остальным выходам ≤ 4.
Размер элемента составляет 10 ячеек поля БМК.
Область применения  СС-схемотехника для передачи информации к
удаленному приемнику; в этом случае парафазный сигнал со спейсером обеспечивает безошибочную передачу данных независимо от задержек сигналов в цепях схемы.
Таблица истинности
№
строки
1
2
3
4
51)
62)
72)
8
9
10
11
1)
2)
S
*
*
1
0
0
*
*

*
1
1
Входы
R
E
*
1
*
1
0
0
1
0
0
0
*
0
*

*
0
0

1
0
1
0
C
1
0
0
0
0
1
1
*
*
0
1
QP
0
0
0
1
0
0
0
Выходы
QBP I
U
UB
1
0
0
1
0
1
хранение
1
0
0
1
0
0
1
0
0
1
1
1
X
X
X
X
0
1
хранение
1
0
0
1
Неопределенное состояние выходов после перехода в S=R=1 или E =1.
Нарушение самосинхронной предустановки.
Таблица задержек
Путь
EQP
EQBP
EU
t10
t01
t10
t01 t10
Задержка, t01
нс
13.8 3.1 12.2
2.8
3.8 4.7
Путь
EI
CU CUB
CI
t10
t10
t01
t01 t10
Задержка, t01
нс
2.2 11.8 1.8
4.0
2.7 6.8
ИПИ РАН и НПК «Технологический центр» МИЭТ
EUB
t01
t10
2.9 5.6
CQBP
t01
t10
8.7 3.2
232
Описание базовых элементов
R1CE12 Однотактный RS-триггер с единичным
спейсером, самосинхронным сбросом,
разрешением записи и парафазным
выходом с единичным спейсером
Элемент R1CE12  RS-триггер с бифазным информационным входом (R, S), входом разрешения записи (E) с
единичным спейсером, входом самосинхронного сброса
(С), бифазным информационным выходом (U, UB), параR1CE12
фазным информационным выходом (QP, QBP) с единичным спейсером и индикаторным выходом I. При спейсере на входе
разрешения (E=1) триггер хранит свое состояние, информационный
выход также находится в спейсерном состоянии QP=QBP=1. При
(R=1, E=S=0) триггер переключается в состояние (QP=U=1,
QBP=UB=0). При (E=R=0, S=1) триггер переключается в состояние
(QP=U=0, QBP=UB=1). Входная комбинация E=R=S=0 – запрещенная. Окончание перехода триггера в рабочее или спейсерное состояние фиксируется по переключению парафазного информационного
выхода в соответствующее состояние. Начальный сброс реализуется
подачей высокого уровня на вход самосинхронного сброса С=1 при
спейсере на входе разрешения (E=1); триггер устанавливается в состояние (QP=U=0, QBP=UB=1). После снятия активного (высокого)
уровня со входа сброса С информационный выход переключается в
спейсерное состояние QP=QBP=1.
Выход I индицирует только входы триггера и выходы U, UB. Он может
использоваться внешним окружением как признак готовности данных
на выходах U, UB, разрешающий не дожидаться окончания переходных процессов на выходах QP, QBP. При этом состояние выходов
QP, QBP должно отслеживаться при формировании следующего рабочего или спейсерного состояния на входе E: переключение входа E
в противоположную фазу может быть инициировано только после
окончания переключения в текущую фазу выходов QP, QBP.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
элементов схемы триггера: n-типа Nn=3 и p-типа Np=3.
Коэффициент объединения по входу E  3, по остальным входам − 2.
Рекомендуемая нагрузочная способность по выходам U, UB, I − 1, по остальным выходам ≤ 4.
S T QP
R QBP
E
U
UB
C
I
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
233
Размер элемента составляет 10 ячеек поля БМК.
Область применения  СС-схемотехника для передачи информации к
удаленному приемнику; при этом парафазный сигнал со спейсером
обеспечивает безошибочную передачу данных независимо от задержек сигналов в цепях схемы.
Таблица истинности
№
строки
1
2
3
4
51)
62)
72)
8
9
10
11
1)
2)
S
*
*
1
0
0
*
*

*
1
1
Входы
R
E
*
1
*
1
0
0
1
0
0
0
*
0
*

*
0
0

1
0
1
0
C
1
0
0
0
0
1
1
*
*
0
1
QP
0
1
0
1
1
1
0
Выходы
QBP I
U UB
1
1
0
1
1
0 хранение
1
1
0
1
0
1
1
0
1
0
1
1
X
X
X
X
1
0 хранение
1
1
0
1
Неопределенное состояние выходов после перехода в S=R=1 или E =1.
Нарушение самосинхронной предустановки.
Таблица задержек
Путь
EQP
EQBP
EU
t10
t01
t10
t01 t10
Задержка, t01
нс
2.2 12.3 2.6
16.0
3.8 4.7
Путь
EI
CU CUB
CI
t10
t10
t01
t01 t10
Задержка, t01
нс
13.0 1.4
1.8
4.0
6.8 2.0
EUB
t01
t10
2.9 5.6
CQP
t01
t10
2.9 7.8
R1CE13 Однотактный RS-триггер с единичным
спейсером, самосинхронным сбросом, разрешением записи и мощным выходом
S
R
E
C
T
Q
QB
I
R1CE13
Элемент R1CE13  RS-триггер с бифазным информационным входом (R, S); входом разрешения записи (E) с единичным спейсером; входом самосинхронного сброса (С); па-
ИПИ РАН и НПК «Технологический центр» МИЭТ
234
Описание базовых элементов
рафазным мощным информационным выходом (Q, QB) и индикаторным
выходом (I). При спейсере на входе разрешения (E=1) триггер хранит свое
состояние, а индикаторный выход I=1. При E=S=0, R=1 триггер переключается в состояние (Q=1, QB=0). При E=R=0, S=1 триггер переключается в
состояние (Q=0, QB=1). Входная комбинация E=R=S=0 – запрещенная.
Окончание перехода в очередное рабочее состояние, соответствующее состоянию информационного входа, фиксируется значением I=0 на индикаторном выходе. Начальный сброс реализуется подачей низкого уровня на
вход самосинхронного сброса С=0 при спейсере на входе разрешения записи (E=1). При этом триггер устанавливается в состояние (Q=0, QB=1), а
индикаторный выход переключается в значение I=0 после того, как обе
составляющие информационного выхода перейдут в соответствующее
состояние, обеспечивая тем самым контроль за процессом предустановки.
После снятия активного (низкого) уровня со входа сброса С индикаторный
выход переключается в состояние I=1.
Информационный выход (Q, QB) формируется инверторами, обеспечивающими увеличенную нагрузочную способность и электрическую развязку элемента памяти триггера, хранящего его состояние, от внешнего
окружения, что повышает помехоустойчивость триггера.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
элементов схемы триггера: n-типа Nn=3 и p-типа Np=3.
Коэффициент объединения по входам С, R, S − 2, по входу E  4.
Рекомендуемая нагрузочная способность по выходам Q, QB ≤ 3, по выходу I ≤ 4.
Размер элемента составляет 10 ячеек поля БМК.
Область применения  СС-схемотехника.
Таблица истинности
№
строки
1
2
3
4
51)
62)
S
*
*
1
0
0
0
Входы
R E C
* 1
0
* 1
1
0 0
1
1 0
1
0 0
0
0 0
1
I
0
1
0
0
1
1
Выходы
Q QB
0
1
хранение
0
1
1
0
0
0
0
0
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
235
Окончание таблицы
7
81)
9
10
11
12
13
1)
2)
1
0
*

*
1
1
0 0
1 0
 0
* 0
* 
1 0
1 0
0
0
*
*
0
0
1
0
1
0
1
0
0
X
X
X
0
0
1
0
1
1
Нарушение самосинхронной предустановки.
Неопределенное состояние выходов Q, QB после перехода в S=R=1 или E =1.
Таблица задержек
Путь
EQ
Задержка, t01 t10
нс
4.6 1.4
EQB
t01
t10
3.1 2.2
EI
t01 t10
2.8 6.2
CQ CQB
CI
t10
t01
t01 t10
0.9
2.7
2.6 3.9
R1E11 Однотактный RS-триггер с единичным
спейсером, разрешением записи и
мощным выходом
Элемент R1E11  RS-триггер с бифазным информационным входом (R, S); входом разрешения записи (E) с едиR1E11
ничным спейсером; парафазным мощным информационным
выходом (Q, QB) и индикаторным выходом (I). При спейсере на входе
разрешения (E=1) триггер хранит свое состояние, а индикаторный выход
I=1. При E=S=0, R=1 триггер переключается в состояние (Q=1, QB=0).
При E=R=0, S=1 триггер переключается в состояние (Q=0, QB=1). Входная комбинация E=R=S=0 – запрещенная. Окончание перехода в очередное рабочее состояние, соответствующее значению информационного
входа, фиксируется значением I=0 на индикаторном выходе.
Информационный выход (Q, QB) формируется инверторами, обеспечивающими увеличенную нагрузочную способность и электрическую развязку элемента памяти триггера, хранящего его состояние, от внешнего
окружения, что повышает помехоустойчивость триггера.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
S
R
E
T
Q
QB
I
ИПИ РАН и НПК «Технологический центр» МИЭТ
236
Описание базовых элементов
элементов схемы триггера: n-типа Nn=2 и p-типа Np=3.
Коэффициент объединения по входам R, S − 2, по входу E  4.
Рекомендуемая нагрузочная способность по выходам Q, QB≤3, по выходу I≤4.
Размер элемента составляет 9 ячеек поля БМК.
Область применения  СС-схемотехника.
Таблица истинности
№
строки
1
2
3
41)
5
6
7
1)
Входы
S R
*
*
1
0
0
1
0
0
* 
 *
1
1
E
1
0
0
0
0
0
0
I
1
0
0
1
1
Выходы
Q
QB
хранение
0
1
1
0
0
0
X
X
хранение
Неопределенное состояние выходов Q, QB после перехода в S=R=1 или E =1.
Таблица задержек
Путь
Задержка,
нс
EI
t01 t10
2.7 6.5
EQ
t01
t10
4.7 2.6
EQB
t01 t10
4.7 2.6
R1P10 Однотактный RS-триггер с единичным
спейсером и самосинхронной установкой
Элемент R1P10  RS-триггер с парафазным информационным входом (R, S) с единичным спейсером, входом саR1P10
мосинхронной установки (P), бифазным информационным выходом (Q, QB) и индикаторным выходом (I). При спейсере на
информационном входе (R=S=1) триггер хранит свое состояние, а индикаторный выход I=0. При (R=1, S=0) триггер переключается в состояние (Q=1, QB=0). При (R=0, S=1) триггер переключается в состояние (Q=0, QB=1). Входная комбинация R=S=0 – запрещенная.
Окончание перехода в очередное рабочее состояние, соответствующее
S
R
P
T
Q
QB
I
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
237
рабочему состоянию информационного входа, фиксируется значением
I=1 на индикаторном выходе. Начальная установка реализуется подачей высокого уровня на вход самосинхронной установки P=1 при
спейсере на информационном входе (R=S=1). В результате триггер
устанавливается в состояние (Q=1, QB=0). Индикаторный выход переключается в значение I=1 только после того, как обе составляющие
информационного выхода перейдут в соответствующее состояние,
обеспечивая тем самым контроль за процессом предустановки.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
элементов схемы триггера: n-типа Nn=3 и p-типа Np=2.
Коэффициент объединения по всем входам − 2.
Рекомендуемая нагрузочная способность по выходу I ≤ 3, по выходу
QB ≤ 2, по выходу Q – 1.
Размер элемента составляет 6 ячеек поля БМК.
Область применения  СС-схемотехника.
Таблица истинности
№
строки
1
2
3
4
51)
62)
7
82)
1)
2)
S
1
1
1
0
0
0
0
1
Входы
R
1
1
0
1
0
0
1
0
P
1
0
0
0
0
1
1
1
Выходы
Q
QB
1
0
хранение
0
1
1
0
1
1
1
1
1
0
0
1
I
1
0
1
1
0
1
1
1
Неопределенное состояние выходов Q, QB после перехода в S=R=1.
Нарушение самосинхронной предустановки.
ИПИ РАН и НПК «Технологический центр» МИЭТ
238
Описание базовых элементов
Таблица задержек
Путь
Задержка,
нс
Путь
Задержка,
нс
PQ
t01
2.7
SQ
t01
1.6
PQB
PI
RQ
t10
t01
t10
t10
1.4
4.0 1.7
3.1
SQB
SI
t10
t01 t10
3.1
3.9 1.2
RQB
t01
1.7
RI
t01 t10
4.1 1.3
R1P11 Однотактный RS-триггер с единичным
спейсером, самосинхронной установкой и
парафазным выходом с нулевым спейсером
Элемент R1P11  RS-триггер с парафазным информационным входом (R, S) с единичным спейсером, входом
самосинхронной установки (P), бифазным информационR1P11
ным выходом (U, UB), парафазным информационным выходом (QP, QBP) с нулевым спейсером и индикаторным выходом (I).
При спейсере на информационном входе (R=S=1) триггер хранит свое
состояние, а информационный выход также находится в спейсерном
состоянии QP=QBP=0. При (R=1, S=0) триггер переключается в состояние (QP=U=1, QBP=UB=0). При (R=0, S=1) триггер переключается в состояние (QP=U=0, QBP=UB=1). Входная комбинация R=S=0 –
запрещенная. Окончание перехода триггера в рабочее или спейсерное
состояние фиксируется по переключению парафазного информационного выхода в соответствующее состояние. Начальная установка реализуется подачей высокого уровня на вход самосинхронной установки
P=1 при спейсере на информационном входе (R=S=1); триггер устанавливается в состояние (QP=U=1, QBP=UB=0). После снятия активного (высокого) уровня со входа установки P информационный выход
переключается в спейсерное состояние QP=QBP=0.
Выход I индицирует только входы триггера и выходы U, UB. Он может
использоваться внешним окружением как признак готовности данных
на выходах U, UB, разрешающий не дожидаться окончания переходных процессов на выходах QP, QBP. При этом состояние выходов
S T QP
R QBP
U
UB
P
I
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
239
QP, QBP должно отслеживаться при формировании следующего рабочего или спейсерного состояния на входах R, S: переключение входов
R, S в противоположную фазу может быть инициировано только после окончания переключения в текущую фазу выходов QP, QBP.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
элементов схемы триггера: n-типа Nn=3 и p-типа Np=2.
Коэффициент объединения по всем входам − 2.
Рекомендуемая нагрузочная способность по выходам U, UB − 1, по выходу I ≤ 3, по остальным выходам ≤ 4.
Размер элемента составляет 9 ячеек поля БМК.
Область применения  СС-схемотехника для передачи информации к
удаленному приемнику; при этом парафазный сигнал со спейсером
обеспечивает безошибочную передачу данных независимо от задержек сигналов в цепях схемы.
Таблица истинности
№
строки
1
2
3
4
51)
62)
7
82)
1)
2)
S
1
1
1
0
0
0
0
1
Входы
R
1
1
0
1
0
0
1
0
P
1
0
0
0
0
1
1
1
QP
1
0
0
1
0
0
1
0
Выходы
QBP I
U
UB
0
0
1
0
0
1
хранение
1
0
0
1
0
0
1
0
0
1
1
1
0
0
1
1
0
0
1
0
1
0
0
1
Неопределенное состояние выходов U, UB после перехода в S=R=0.
Нарушение самосинхронной предустановки.
Таблица задержек
Путь
SQP
SI
t01
t10
t01
t10
Задержка,
нс
6.2
2.7
2.1
4.4
Путь
SUB RU RUB PQP
t10
t10
t01
t01 t10
Задержка,
нс
3.2
3.3
1.7
6.5 3.1
ИПИ РАН и НПК «Технологический центр» МИЭТ
RQBP RI
SU
t01 t10 t01 t10
t01
6.5 2.7 2.2 4.7
1.7
PI
PU PUB
t01 t10
t01
t10
2.6 4.7
3.1
1.5
240
Описание базовых элементов
R1P12 Однотактный RS-триггер с единичным
спейсером, самосинхронной установкой
и парафазным выходом с единичным спейсером
Элемент R1P12  RS-триггер с парафазным информационным входом (R, S) с единичным спейсером, входом самосинхронной установки (P), бифазным информационным
R1P12
выходом (U, UB), парафазным информационным выходом
(QP, QBP) с единичным спейсером и индикаторным выходом (I). При
спейсере на информационном входе (R=S=1) триггер хранит свое состояние, а информационный выход также находится в спейсерном состоянии QP=QBP=1. При (R=1, S=0) триггер переключается в состояние
(QP=U=1, QBP=UB=0). При (R=0, S=1) триггер переключается в состояние (QP=U=0, QBP=UB=1). Входная комбинация R=S=0 – запрещенная.
Окончание перехода триггера в рабочее или спейсерное состояние фиксируется по переключению парафазного информационного выхода в соответствующее состояние. Начальная установка реализуется подачей высокого уровня на вход самосинхронной установки P=1 при спейсере на
информационном входе (R=S=1); триггер устанавливается в состояние
(QP=U=1, QBP=UB=0). После снятия активного (высокого) уровня со
входа установки P информационный выход переключается в спейсерное
состояние QP=QBP=1.
Выход I индицирует только входы триггера и выходы U, UB. Он может
использоваться внешним окружением как признак готовности данных
на выходах U, UB, разрешающий не дожидаться окончания переходных процессов на выходах QP, QBP. При этом состояние выходов
QP, QBP должно отслеживаться при формировании следующего рабочего или спейсерного состояния на входах R, S: переключение входов R, S в противоположную фазу может быть инициировано только
после окончания переключения в текущую фазу выходов QP, QBP.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
элементов схемы триггера: n-типа Nn=3 и p-типа Np=2.
Коэффициент объединения по всем входам − 2.
Рекомендуемая нагрузочная способность по выходам U, UB, I − 1, по остальным выходам ≤ 4.
S T QP
R QBP
U
UB
P
I
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
241
Размер элемента составляет 8 ячеек поля БМК.
Область применения  СС-схемотехника для передачи информации к
удаленному приемнику; при этом парафазный сигнал со спейсером
обеспечивает безошибочную передачу данных независимо от задержек сигналов в цепях схемы.
Таблица истинности
№
строки
1
2
3
4
51)
62)
7
82)
1)
2)
S
1
1
1
0
0
0
0
1
Входы
R
1
1
0
1
0
0
1
0
P
1
0
0
0
0
1
1
1
QP
1
1
0
1
1
0
1
0
Выходы
QBP I
U
UB
0
1
1
0
1
0
хранение
1
1
0
1
0
1
1
0
1
0
1
1
0
1
1
1
0
1
1
0
1
1
0
1
Неопределенное состояние выходов U, UB после перехода в S=R=1.
Нарушение самосинхронной предустановки.
Таблица задержек
Путь
SQBP
t01
t10
Задержка,
нс
2.5
5.2
Путь
SUB RU
t10
t10
Задержка,
нс
3.2
3.3
SI
t01 t10
4.3 1.6
RUB
t01 t01
1.7 2.9
RQP
RI
SU
t01 t10
t01
t10
t01
2.9 5.7 4.7
1.7
1.7
PQBP PI PU PUB
t10 t01
t10
t01
t10
5.2 4.3 2.0
3.1
1.5
ИПИ РАН и НПК «Технологический центр» МИЭТ
242
Описание базовых элементов
R1P13 Однотактный RS-триггер с парафазным
входом с единичным спейсером, самосинхронной установкой и мощным выходом
Элемент R1P13  RS-триггер с парафазным информационным входом (R, S) с единичным спейсером; входом самоR1P13
синхронной установки (P); парафазным мощным информационным выходом (Q, QB) и индикаторным выходом (I). При
спейсере на информационном входе (R=S=1) триггер хранит свое состояние, а индикаторный выход I=1. При R=1, S=0 триггер переключается в состояние (Q=1, QB=0). При R=0, S=1 триггер переключается в состояние (Q=0, QB=1). Входная комбинация R=S=0 - запрещенная. Окончание перехода в очередное рабочее состояние, соответствующее рабочему значению информационного входа, фиксируется значением I=0 на
индикаторном выходе. Начальный сброс реализуется подачей низкого
уровня на вход самосинхронной установки P=0 при спейсере на информационном входе (R=S=1). При этом триггер устанавливается в состояние (Q=1, QB=0), а индикаторный выход переключается в значение I=0
после того, как обе составляющие информационного выхода перейдут в
соответствующее состояние, обеспечивая тем самым контроль за процессом предустановки. После снятия активного (низкого) уровня со входа
самосинхронной установки P индикаторный выход переключается в состояние I=1.
Информационный выход (Q, QB) формируется инверторами, обеспечивающими увеличенную нагрузочную способность и электрическую
развязку элемента памяти триггера, хранящего его состояние, от
внешнего окружения, что повышает помехоустойчивость триггера.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
элементов схемы триггера: n-типа Nn=3 и p-типа Np=2.
Коэффициент объединения по всем входам − 2.
Рекомендуемая нагрузочная способность по выходам Q, QB ≤ 3, по выходу I ≤ 4.
Размер элемента составляет 8 ячеек поля БМК.
Область применения  СС-схемотехника.
S
R
P
T
Q
QB
I
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
243
Таблица истинности
№
строки
1
2
3
4
51)
62)
7
83)
S
1
1
1
0
0
0
0
1
Входы
R
1
1
0
1
0
0
1
0
P
0
1
1
1
0
1
0
0
Выходы
Q
QB
1
0
хранение
0
1
1
0
0
0
0
0
1
0
0
0
I
0
1
0
0
1
1
0
1
1)
Нарушение самосинхронной предустановки.
Неопределенное состояние выходов Q, QB после перехода в S=R=1.
3)
Неопределенное состояние выходов Q, QB после перехода в P=R=1.
2)
Таблица задержек
Путь
Задержка,
нс
Путь
Задержка,
нс
PQ
t01
3.1
SQ
t01
3.0
PQB
PI
RQ
t10
t01
t10
t10
1.6
3.1 4.4
1.2
SQB
SI
t10
t01 t10
1.4
2.9 4.1
RQB
t01
3.6
RI
t01 t10
2.1 4.8
R1PE10 Однотактный RS-триггер с единичным
спейсером, самосинхронной установкой
и разрешением записи
Элемент R1PE10  RS-триггер с бифазным информационным входом (R, S), входом разрешения записи (E) с
I
единичным спейсером, входом самосинхронной установки
R1PE10
(P), бифазным информационным выходом (Q, QB) и индикаторным выходом (I). При спейсере на входе разрешения (E=1) триггер
хранит свое состояние, а индикаторный выход I=0. При (E=S=0, R=1)
триггер переключается в состояние (Q=1, QB=0). При (E=R=0, S=1)
триггер переключается в состояние (Q=0, QB=1). Входная комбинация
E=R=S=0 – запрещенная. Окончание перехода в очередное рабочее состояние, соответствующее состоянию информационного входа, фиксируется значением I=1 на индикаторном выходе. Начальная установка реаS
R
E
P
T
Q
QB
ИПИ РАН и НПК «Технологический центр» МИЭТ
244
Описание базовых элементов
лизуется подачей высокого уровня на вход P (P=1) при спейсере на входе
разрешения записи (E=1). При этом триггер устанавливается в состояние
(Q=1, QB=0), а индикаторный выход переключается в значение I=1 после того, как обе составляющие информационного выхода перейдут в
соответствующее состояние, обеспечивая этим контроль за процессом
предустановки. После снятия активного (высокого) уровня со входа установки P индикаторный выход переключается в состояние I=0.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
элементов схемы триггера: n-типа Nn=3 и p-типа Np=3.
Коэффициент объединения по входам P, R, S − 2, по входу E  3.
Рекомендуемая нагрузочная способность по выходам Q, QB ≤ 2, по выходу I ≤ 3.
Размер элемента составляет 8 ячеек поля БМК.
Область применения  СС-схемотехника.
Таблица истинности
№
строки
1
2
3
4
51)
62)
72)
8
9
10
11
1)
2)
S
*
*
1
0
0
*
*

*
1
1
Входы
R
E
*
1
*
1
0
0
1
0
0
0
*
0
*

*
0
0

1
0
1
0
P
1
0
0
0
0
1
1
*
*
0
1
Выходы
Q
QB
1
0
хранение
0
1
1
0
1
1
X
X
X
X
0
хранение
1
1
0
I
1
0
1
1
0
Неопределенное состояние выходов Q, QB после перехода в S=R=1 или E =1.
Нарушение самосинхронной предустановки.
Таблица задержек
Путь
Задержка,
нс
EQ
t01 t10
2.7 5.2
EQB
EI
t01
t10 t01 t10
3.6 4.4 10.9 1.2
PI
PQ PQB
t01 t10
t01
t10
6.2 1.9 3.7
1.9
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
245
R1PE11 Однотактный RS-триггер с единичным
спейсером, самосинхронной установкой,
разрешением записи и парафазным
выходом с нулевым спейсером
Элемент R1PE11  RS-триггер с бифазным информационным
входом (R, S), входом разрешения записи (E) с единичным
спейсером, входом самосинхронной установки (P), бифазным
R1PE11
информационным выходом (U, UB), парафазным информационным выходом (QP, QBP) с нулевым спейсером и индикаторным выходом
(I). При спейсере на входе разрешения (E=1) триггер хранит свое состояние,
информационный выход также находится в спейсерном состоянии
QP=QBP=0. При (R=1, E=S=0) триггер переключается в состояние
(QP=U=1, QBP=UB=0). При (E=R=0, S=1) триггер переключается в состояние (QP=U=0, QBP=UB=1). Входная комбинация E=R=S=0 – запрещенная.
Окончание перехода триггера в рабочее или спейсерное состояние фиксируется по переключению парафазного информационного выхода. Начальная
установка реализуется подачей высокого уровня на вход самосинхронной
установки P=1 при спейсере на входе разрешения (E=1), что устанавливает
триггер в состояние (QP=U=1, QBP=UB=0). После снятия активного (высокого) уровня со входа установки P информационный выход переключается в
спейсерное состояние QP=QBP=0.
Выход I индицирует только входы триггера и выходы U, UB. Он может
использоваться внешним окружением как признак готовности данных
на выходах U, UB, разрешающий не дожидаться окончания переходных процессов на выходах QP, QBP. При этом состояние выходов
QP, QBP должно отслеживаться при формировании следующего рабочего или спейсерного состояния на входе E: переключение входа E
в противоположную фазу может быть инициировано только после
окончания переключения в текущую фазу выходов QP, QBP.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
элементов схемы триггера: n-типа Nn=3 и p-типа Np=3.
Коэффициент объединения по входу E  3, по остальным входам − 2.
Рекомендуемая нагрузочная способность по выходам U, UB − 1, по выходу I ≤ 3, по остальным выходам ≤ 4.
Размер элемента составляет 10 ячеек поля БМК.
S T QP
R QBP
E
U
UB
P
I
ИПИ РАН и НПК «Технологический центр» МИЭТ
246
Описание базовых элементов
Область применения  СС-схемотехника для передачи информации к
удаленному приемнику; в этом случае парафазный сигнал со спейсером обеспечивает безошибочную передачу данных независимо от задержек сигналов в цепях схемы.
Таблица истинности
№
строки
1
2
3
4
51)
62)
72)
8
9
10
11
1)
2)
S
*
*
1
0
0
*
*

*
1
1
Входы
R
E
*
1
*
1
0
0
1
0
0
0
*
0
*

*
0
0

1
0
1
0
P
1
0
0
0
0
1
1
*
*
0
1
QP
1
0
0
1
0
0
1
Выходы
QBP
I
0
0
0
1
1
0
0
0
0
1
X
X
X
X
0
1
0
0
U
UB
1
0
Хранение
0
1
1
0
1
1
Хранение
1
0
Неопределенное состояние выходов U, UB после перехода в S=R=1 или E =1.
Нарушение самосинхронной предустановки.
Таблица задержек
Путь
EQP
EQBP
t10
t01
t10
Задержка, t01
нс
11.8 2.7 13.2
2.6
Путь
EI
PUB PU
t10
t10
t01
Задержка, t01
нс
2.2 11.5 1.8
4.0
EU
t01 t10
2.9 5.6
PI
t01 t10
2.7 6.8
EUB
t01
t10
3.8 4.7
PQP
t01
t10
8.7 3.2
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
247
R1PE12 Однотактный RS-триггер с единичным
спейсером, самосинхронной установкой,
разрешением записи и парафазным
выходом с единичным спейсером
Элемент R1PE12  RS-триггер с бифазным информационным входом (R, S), входом разрешения записи (E) с
единичным спейсером, входом самосинхронной установR1PE12
ки (P), бифазным информационным выходом (U, UB),
парафазным информационным выходом (QP, QBP) с едиединичным спейсером и индикаторным выходом (I). При спейсере на
входе разрешения триггер хранит свое состояние, информационный
выход также находится в спейсерном состоянии QP=QBP=1. При
(R=1, E=S=0) триггер переключается в состояние (QP=U=1,
QBP=UB=0). При (E=R=0, S=1) триггер переключается в состояние
(QP=U=0, QBP=UB=1). Входная комбинация E=R=S=0 – запрещенная. Окончание перехода триггера в рабочее или спейсерное состояние фиксируется по переключению парафазного информационного
выхода. Начальная установка реализуется подачей высокого уровня на
вход самосинхронной установки (P=1) при спейсере на входе разрешения (E=1), что устанавливает триггер в состояние (QP=U=1,
QBP=UB=0). После снятия активного (высокого) уровня со входа установки P информационный выход переключается в спейсерное состояние QP=QBP=1.
Выход I индицирует только входы триггера и выходы U, UB. Он может использоваться внешним окружением как признак готовности
данных на выходах U, UB, разрешающий не дожидаться окончания
переходных процессов на выходах QP, QBP. При этом состояние выходов QP, QBP должно отслеживаться при формировании следующего рабочего или спейсерного состояния на входе E: переключение
входа E в противоположную фазу может быть инициировано только
после окончания переключения в текущую фазу выходов QP, QBP.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами элементов схемы триггера: n-типа Nn=3 и p-типа Np=3.
Коэффициент объединения по входу E  3, по остальным входам − 2.
Рекомендуемая нагрузочная способность по выходам U, UB, I − 1, по
остальным выходам ≤ 4.
S T QP
R QBP
E
U
UB
P
I
ИПИ РАН и НПК «Технологический центр» МИЭТ
248
Описание базовых элементов
Размер элемента составляет 10 ячеек поля БМК.
Область применения  СС-схемотехника для передачи информации к
удаленному приемнику; в этом случае парафазный сигнал со спейсером обеспечивает безошибочную передачу данных независимо от задержек сигналов в цепях схемы.
Таблица истинности
№
строки
1
2
3
4
51)
62)
72)
8
9
10
11
1)
2)
S
*
*
1
0
0
*
*

*
1
1
Входы
R
E
*
1
*
1
0
0
1
0
0
0
*
0
*

*
0
0

1
0
1
0
P
1
0
0
0
0
1
1
*
*
0
1
QP
1
1
0
1
1
1
1
Выходы
QBP
I
0
1
1
0
1
1
0
1
1
0
X
X
X
X
1
0
0
1
U
UB
1
0
хранение
0
1
1
0
1
1
хранение
1
0
Неопределенное состояние выходов U, UB после перехода в S=R=1 или E =1.
Нарушение самосинхронной предустановки.
Таблица задержек
Путь
EQP
EQBP
t10
t01
t10
Задержка, t01
нс
2.6 13.3 2.2
11.9
Путь
EI
PUB PU
t10
t10
t01
Задержка, t01
нс
12.5 1.4
1.8
4.0
EU
t01 t10
2.9 5.6
PI
t01 t10
6.8 2.0
EUB
t01
t10
3.8 4.7
PQBP
t01
t10
2.9 7.8
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
249
R1PE13 Однотактный RS-триггер с единичным
спейсером, самосинхронной установкой,
разрешением записи и мощным выходом
Элемент R1PE13  RS-триггер с бифазным информационным входом (R, S); входом разрешения записи (E) с
I
единичным спейсером; входом самосинхронной установR1PE13
ки (P); парафазным мощным информационным выходом
(Q, QB) и индикаторным выходом (I). При спейсере на входе разрешения (E=1) триггер хранит свое состояние, а индикаторный выход
I=1. При E=S=0, R=1 триггер переключается в состояние (Q=1,
QB=0). При E=R=0, S=1 триггер переключается в состояние (Q=0,
QB=1). Входная комбинация E=R=S=0 - запрещенная. Окончание перехода в очередное рабочее состояние, соответствующее состоянию
информационного входа, фиксируется значением I=0 на индикаторном выходе. Начальная установка реализуется подачей низкого уровня на вход самосинхронной установки P=0 при спейсере на входе разрешения записи (E=1). При этом триггер устанавливается в состояние
(Q=1, QB=0), а индикаторный выход переключается в значение I=0
после того, как обе составляющие информационного выхода перейдут
в соответствующее состояние, обеспечивая этим контроль за процессом предустановки. После снятия активного (низкого) уровня со входа
самосинхронной установки P индикаторный выход переключается в
состояние I=1.
Информационный выход (Q, QB) формируется инверторами, обеспечивающими увеличенную нагрузочную способность и электрическую развязку элемента памяти триггера, хранящего его состояние, от
внешнего окружения, что повышает помехоустойчивость триггера.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами элементов схемы триггера: n-типа Nn=3 и p-типа Np=3.
Коэффициент объединения по входам P, R, S − 2, по входу E  4.
Рекомендуемая нагрузочная способность по выходам Q, QB ≤ 3, по
выходу I ≤ 4.
Размер элемента составляет 10 ячеек поля БМК.
Область применения  СС-схемотехника.
S
R
E
P
T
Q
QB
ИПИ РАН и НПК «Технологический центр» МИЭТ
250
Описание базовых элементов
Таблица истинности
№
строки
1
2
3
4
5
6
71)
82)
93)
10
11
12
13
14
15
Входы
S R E Р
* *
1
0
* *
1
1
1 0
0
1
1 0 01 1
0 1
0
1
0 1 01 1
0 0
0
1
1 0
0
0
0 0
0
0
1 1
0
0
0 1
0
0
0
1
 *
*  0
1
* *  0
1 1
0
1
Выходы
Q QB I
1
0
0
хранение 1
0
1
0
0
1
1
1
0
0
1
0
1
0
0
1
0
0
1
1
0
0
1
0
0
1
0
0
X
X
X
0
X
хранение 1
1)
Неопределенное состояние выходов Q, QB после перехода в S=R=1.
Неопределенное состояние выходов Q, QB после перехода в P=R=1 или
в E=P=1.
3)
Неопределенное состояние выходов Q, QB после перехода в P=R= S=1
или в E=P=1.
2)
Таблица задержек
Путь
EQ
Задержка, t01 t10
нс
3.1 2.2
EQB
t01
t10
4.5 1.4
EI
t01
t10
2.8 6.2
PQ
t01
2.7
PQB
PI
t10
t01 t10
0.9
2.6 3.9
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
251
R1R11 Однотактный RS-триггер с единичным
спейсером, парафазным входом,
синхронным сбросом и мощным выходом
Элемент R1R11  RS-триггер с парафазным информационным входом (R, S) с единичным спейсером; входом
R1R11
синхронного сброса (RT); парафазным мощным информационным выходом (Q, QB) и индикаторным выходом (I). При спейсере на информационном входе (R=S=1) триггер хранит свое состояние, а индикаторный выход I=1. При R=1, S=0 триггер переключается
в состояние (Q=1, QB=0). При R=0, S=1 триггер переключается в состояние (Q=0, QB=1). Входная комбинация R=S=0 –– запрещенная.
Окончание перехода в очередное рабочее состояние, соответствующее
рабочему значению информационного входа, фиксируется значением
I=0 на индикаторном выходе. Начальный сброс реализуется подачей
высокого уровня на вход синхронного сброса RT=1 при спейсере на
информационном входе (R=S=1). В результате триггер устанавливается в состояние (Q=0, QB=1). Значение индикаторного выхода при
этом не меняется.
Информационный выход (Q, QB) формируется инверторами, обеспечивающими увеличенную нагрузочную способность и электрическую
развязку элемента памяти триггера, хранящего его состояние, от
внешнего окружения, что повышает помехоустойчивость триггера.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами элементов схемы триггера: n-типа Nn=2 и p-типа Np=2.
Коэффициент объединения по входам R, S − 2.
Рекомендуемая нагрузочная способность по выходам Q, QB ≤ 3, по
выходу I ≤ 4.
Размер элемента составляет 8 ячеек поля БМК.
Область применения  СС-схемотехника.
S
R
RT
T
Q
QB
I
ИПИ РАН и НПК «Технологический центр» МИЭТ
252
Описание базовых элементов
Таблица истинности
№
строки
1
2
3
4
51)
62)
72)
8
1)
2)
S
1
1
1
0
0
0
0
1
Входы
R
RT
1
1
1
0
0
0
1
0
0
0
0
1
1
1
0
1
I
1
1
0
0
1
1
0
0
Выходы
Q
QB
0
1
хранение
0
1
1
0
0
0
0
0
1
0
0
1
Неопределенное состояние выходов Q, QB после перехода в S=R=1.
Нарушение предустановки.
Таблица задержек
Путь
Задержка,
нс
Путь
Задержка,
нс
RTQ RTQB RQ RQB
RI
t10
t01
t10
t01
t01 t10
2.8
2.1
1.3
3.1
2.4 4.4
SQ SQB
SI
t01
t10
t01 t10
3.5
1.7
2.1 4.7
R1RE10 Однотактный RS-триггер с единичным
спейсером, синхронным сбросом
и разрешением записи
S T Q
R
QB
E
RT
I
Элемент R1RE10 – однотактный RS-триггер с единичным
спейсером, синхронным сбросом (RT), бифазным информаR1RE10
ционным входом (R, S), входом разрешения записи (E) и
бифазным выходом (Q, QB). Высокий уровень на входе RT (RT=1) при
входе разрешения E=1 переводит элемент в состояние нуля (Q=0, QB=1).
При низком уровне на входе синхронного сброса установки (RT=0) элемент либо хранит свое состояние, если E=1, либо изменяет его в соответствии со значениями входов S и R при E=0. Индикаторный выход I
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
253
отображает окончание всех переходных процессов в триггере.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
схемы: n-типа Nn=2 и p-типа Np=3.
Коэффициент объединения по входам S и R  2, по входу E  3.
Рекомендуемая нагрузочная способность по выходам Q, QB ≤ 2, по
выходу I ≤ 3.
Размер элемента составляет 7 ячеек поля БМК.
Область применения  СС-схемотехника.
Таблица истинности
№
строки
1
2
3
4
5
61)
72)
8
92)
10
11
12
13
14
15
1)
2)
S
*
*
0
1
1
0
0
1
0

*
0
1
1
1
R
*
*
1
0
1
0
0
0
1
*

1
0
1
1
Входы
E
1
1
0
0
1
0
0
0
0
0
0


0
0
RT
1
0
0
0
0
0
1
1
1
0
0
0
0
0
1
Выходы
Q
QB
0
1
хранение
1
0
0
1
хранение
1
1
1
1
0
1
1
0
X
X
X
X
хранение
0
1
I
0
0
1
1
0
0
0
1
1
0
0
Неопределенное состояние выходов Q, QB после перехода в S=R=1 или E =1.
Нарушение предустановки.
Таблица задержек
Путь
Задержка,
нс
EQ
t01 t10
4.8 4.5
EQB
EI
RTQ RTQB
t01
t10 t01 t10
t10
t10
2.7 5.7 12.9 1.5
1.8
3.9
ИПИ РАН и НПК «Технологический центр» МИЭТ
254
Описание базовых элементов
R1RE11 Однотактный RS-триггер с единичным
спейсером, синхронным сбросом, разрешением записи и частичной индикацией
Элемент R1RE11 – однотактный RS-триггер с входом
синхронного сброса (RT), парафазным информационным входом с единичным спейсером (R, S), входом разR1RE11
решения записи (E), бифазным информационным выходом (Q, QB), индикаторным выходом (I).
Индикаторный выход I отображает окончание всех переходных процессов в триггере. Например, при исходном состоянии триггера Q=0,
QB=1 переключение входного сигнала из спейсера R=S=1 в состояние
R=0, S=1 вызывает переключение выхода I в состояние 1 (окончание
рабочей фазы). Однако он не индицирует состояние сигнала разрешения записи, и контроль окончания переходных процессов на входе E
должен быть осуществлен на дополнительной аппаратуре либо в устройстве-источнике сигнала E, либо так, как показано на рисунке ниже.
Сброс триггера осуществляется при подаче на вход RT высокого
уровня (RT=1) в спейсерной фазе триггера (E=1). При этом выходы
триггера устанавливаются в состояние Q=0, QB=1. В рабочей фазе
(E=0) при низком уровне на входе установки (RT=0) информация со
входов R и S записывается в триггер, а в фазе гашения (E=1) триггер
находится в состоянии хранения.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходом
схемы: n-типа Nn=2 и p-типа Np=2.
Коэффициент объединения по входам R и S – 2.
Рекомендуемая нагрузочная способность по выходам Q и QB ≤ 2, по
выходу I ≤ 4.
Размер элемента составляет 6 ячеек поля БМК.
Область применения  СС-схемотехника. Пример использования
триггера R1RE11 в составе четырехразрядного регистра приведен на
рисунке ниже. Двухвходовой G-триггер обеспечивает правильную индикацию сигнала разрешения записи E.
S T Q
R
QB
E
RT
I
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
S0
R0
S
R
E
RT
T
Q
QB
Q0
Q0B
I
R1RE11
S
R
E
RT
T
Q
QB
Q1
Q1B
I
R1RE11
S2
R2
S
R
E
RT
T
Q
QB
Q2
Q2B
G
I0
I1
I2
I3
Q
I0
G Q
I
S1
R1
I1
GI 4
GI 2
I
R1RE11
S3
R3
RT
S
R
E
RT
T
Q
QB
Q3
Q3B
I
R1RE11
E
I NV
Четырехразрядный регистр на элементе R1RE11
Таблица истинности
№
строки
1
2
3
4
5
6
7
8
91)
102)
112)
12
133)
143)
152)
162)
17
Входы
S
R E RT
*
1 1 1
1
1 0 1
*
0 1 1
*
1 1 0
1
0 1 0
1
1 0 0
1
0 0 0
0
1 0 0
0
0 0 0
0
0 0 1
0
1 0 1
1
0 0 1
0→1
1 0 0
1
0→1 0 0
0
1  1
1
0  1
0
0 1 0
Выходы
Q QB
I
0
1
0
0
1
0
0
1
1
хранение QB
хранение QB
хранение
0
0
1
1
1
0
1
0
0
0
0
0
0
1
0
1
0
1
1
X
0
X
0
X
X
хранение
1
1)
Неопределенное состояние выходов Q, QB после перехода в S=R=1 или E =1.
Нарушение предустановки.
3)
Преждевременное переключение информационного входа при I=0.
2)
ИПИ РАН и НПК «Технологический центр» МИЭТ
255
256
Описание базовых элементов
Таблица задержек
Путь
RTQ RTQB RQ RQB RI
SQ SQB
t10
t01
t10
t01
t01 t10
t01
t10
Задержка,
нс
1.7
3.7
4.2
2.5
7.6 1.2 3.6
5.2
Путь
SI
EQ EQB EI
01
t10 t01 t10 t01 t10
t01
Задержка, t
нс
8.0 1.5 3.7 4.2 2.6 5.2 8.0
R1RE13 Однотактный RS-триггер с единичным
спейсером, синхронным сбросом, инверсным разрешением записи и мощным
выходом
Элемент R1RE13  RS-триггер с бифазным информационным входом (R, S); входом разрешения записи (E) с
I
единичным спейсером; входом синхронного сброса (RT);
R1RE13
парафазным мощным информационным выходом (Q, QB)
и индикаторным выходом (I). При спейсере на входе разрешения
(E=1) триггер хранит свое состояние, а индикаторный выход I=1. При
E=S=0, R=1 триггер переключается в состояние (Q=1, QB=0). При
E=R=0, S=1 триггер переключается в состояние (Q=0, QB=1). Входная комбинация E=R=S=0 – запрещенная. Окончание перехода в очередное рабочее состояние, соответствующее состоянию информационного входа, фиксируется значением I=0 на индикаторном выходе.
Начальный сброс реализуется подачей высокого уровня на вход синхронного сброса RT=1 при спейсере на входе разрешения записи
(E=1). В результате триггер устанавливается в состояние (Q=0, QB=1).
Значение индикаторного выхода при этом не меняется.
Информационный выход (Q, QB) формируется инверторами, обеспечивающими увеличенную нагрузочную способность и электрическую
развязку элемента памяти триггера, хранящего его состояние, от
внешнего окружения, что повышает помехоустойчивость триггера.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами элементов схемы триггера: n-типа Nn=2 и p-типа Np=3.
S
R
E
RT
T
Q
QB
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
257
Коэффициент объединения по входам R, S − 2, по входу E  4.
Рекомендуемая нагрузочная способность по выходам Q и QB ≤ 3, по
выходу I ≤ 4.
Размер элемента составляет 10 ячеек поля БМК.
Область применения  СС-схемотехника.
Таблица истинности
№
строки
1
2
3
4
51)
62)
7
82)
9
10
112)
12
13
S
*
*
1
0
0
0
1
0
*

*
1
1
Входы
R
E
*
1
*
1
0
0
1
0
0
0
0
0
0
0
1
0
0

*
0
*

1
0
1
0
RT
1
0
0
0
0
1
1
1
*
*
1
1
0
Выходы
Q
QB
0
1
хранение
0
1
1
0
0
0
0
0
0
1
1
0
X
X
X
1
0
1
1
хранение
I
1
1
0
0
1
1
0
0
1)
Неопределенное состояние выходов Q, QB после перехода в S=R=1 или
E=1.
2)
Нарушение предустановки.
Таблица задержек
Путь
EQ
01
t
t10
Задержка,
нс
4.7 2.3
EQB
t01
t10
4.7 2.7
EI
t01 t10
2.7 6.7
ИПИ РАН и НПК «Технологический центр» МИЭТ
RTQ
t10
3.6
RTQB
t01
2.7
258
Описание базовых элементов
R1RE20 Двухтактный RS-триггер с единичным
спейсером, синхронным сбросом
и разрешением записи
Элемент R1RE20  двухтактный RS-триггер с синхронным сбросом. Назначение выводов: RT  вход синI
RT
EB
хронного сброса; E  вход разрешения записи с единичR1RE20
ным спейсером; R, S  бифазный информационный вход;
Q, QB  бифазный информационный выход; I  индикаторный выход;
ЕВ − выход инверсии входа разрешения записи.
При (R=1, S=Е=0) или (S=1, R=Е=0) и RT=1 триггер записывает состояние информационного входа в первую (входную) бистабильную
ячейку. Окончание записи фиксируется по появлению высокого уровня на индикаторном выходе (I=1). При спейсере на входе разрешения
(E=1) триггер хранит свое состояние, переписывая его из входной
бистабильной ячейки в выходную, а индикаторный выход (I=0).
Входная комбинация (Е=0, R=S=1) – запрещенная. Начальная установка реализуется подачей низкого уровня на вход синхронной установки (RT=0) при спейсере на входе разрешения записи (E=1). При
этом триггер устанавливается в состояние (Q=0, QB=1). При необходимости индикация завершения установки триггера осуществляется
внешней по отношению к нему аппаратурой путем фиксации низкого
уровня на его выходе Q. Возможный вариант схемы реализации самосинхронной установки для случая трехразрядного регистра хранения
на базе элемента R0RE20 аналогичен подобной схеме, приведенной
при описании элемента D1CE20.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходом
первого каскада индикаторного элемента схемы: n-типа Nn=3 и p-типа
Np=4.
Коэффициент объединения по входам E и RT − 2.
Рекомендуемая нагрузочная способность по выходам Q и QB ≤ 2, по
выходу I ≤ 5, по выходу ЕВ − 1.
Размер элемента составляет 12 ячеек поля БМК.
S
R
E
TT Q
QB
Область применения  СС-схемотехника.
Элемент рекомендуется использовать для информационного
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
259
входа (R, S), не имеющего спейсера. Если вход (R, S) имеет нулевой спейсер, то требуется дополнительная индикация спейсерного значения входа сигнала разрешения записи по аналогии
с элементом R0RE11. Единичный спейсер на информационном
входе запрещен.
Таблица истинности
№
строки S
1
1
2
0
3
0
4
1
5
0
6
0
7
1
8
1
91)
1
102)
1
111)
1
121)
0
131)
1
1)
14
0
151)
1
163)

173)
*
183)

193)
*
1)
20
0
21
0
Входы
R
E
RT
0
1
0
*
1
0
*
1
1
*
1
1
1
0
1
1 01 1
0
0
1
0 01 1
1
0
0
1
0
1
1
1
0
1
0
0
0
0
0
1
0

0
0

*
0
*
0
*

*
1
*
1
*

0
0
0
0
0
1
Выходы
Q
QB I
EB
0
1
0
0
0
1
0
0
хранение 0
0
хранение 0
0
хранение 1
1
0
1
0 10
хранение 1
1
1
0
0 10
хранение 1
1
хранение 1
1
0
1
0
0
хранение 1
1
хранение 1
1
X

X

X
1
X
1
X
1
X
1
хранение Q
1
хранение
1
1)
Нарушение предустановки.
Неопределенное состояние выходов после перехода в S=R=0 или E=1.
3)
Изменения входов R и S запрещены до выполнения перехода EB 10.
2)
Таблица задержек
Путь
EQ EQB EI RTQ RTQB RTI
t10
t01
t01
Задержка, t01 t10 t01 t10 t01 t10
нс
3.2 4.7 3.2 4.7 10.0 13.0 7.5
6.0
6.2
ИПИ РАН и НПК «Технологический центр» МИЭТ
260
Описание базовых элементов
R1S11 Однотактный RS-триггер с парафазным
входом с единичным спейсером,
синхронной установкой и мощным выходом
Элемент R1S11  RS-триггер с парафазным информационным входом (R, S) с единичным спейсером; входом
R1S11
синхронной установки (ST); парафазным мощным информационным выходом (Q, QB) и индикаторным выходом (I). При
спейсере на информационном входе (R=S=1) триггер хранит свое состояние, а индикаторный выход I=1. При R=1, S=0 триггер переключается в состояние (Q=1, QB=0). При R=0, S=1 триггер переключается в состояние (Q=0, QB=1). Входная комбинация R=S=0 – запрещенная. Окончание перехода в очередное рабочее состояние, соответствующее рабочему значению информационного входа, фиксируется значением I=0 на индикаторном выходе. Начальная установка
реализуется подачей высокого уровня на вход синхронной установки
ST=1 при спейсере на информационном входе (R=S=1). В результате
триггер устанавливается в состояние (Q=1, QB=0). Значение индикаторного выхода при этом не меняется.
Информационный выход (Q, QB) формируется инверторами, обеспечивающими увеличенную нагрузочную способность и электрическую
развязку элемента памяти триггера, хранящего его состояние, от
внешнего окружения, что повышает помехоустойчивость триггера.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами элементов схемы триггера: n-типа Nn=2 и p-типа Np=2.
Коэффициент объединения по входам R, S − 2.
Рекомендуемая нагрузочная способность по выходам Q, QB ≤ 3, по
выходу I ≤ 4.
Размер элемента составляет 8 ячеек поля БМК.
Область применения  СС-схемотехника.
S
R
ST
T
Q
QB
I
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
261
Таблица истинности
№ строки
1
2
3
4
51)
62)
72)
82)
1)
2)
S
1
1
1
0
0
0
0
1
Входы
R
1
1
0
1
0
0
1
0
ST
1
0
0
0
0
1
1
1
Выходы
Q
QB
1
0
хранение
0
1
1
0
0
0
0
0
1
0
0
1
I
1
1
0
0
1
1
0
0
Неопределенное состояние выходов Q, QB после перехода в S=R=0.
Нарушение предустановки.
Таблица задержек
Путь
STQ STQB RQ RQB RI SQ SQB SI
Задержка,
t01
t10
t10
t01
t01 t10 t01
t10
t01 t10
10
нс
2.1
2.8
1.7
3.5
2.1 4.7 3.1
1.3 2.4 4.4
R1SE13 Однотактный RS-триггер с единичным
спейсером, синхронной установкой,
разрешением записи и мощным выходом
T Q
QB
Элемент R1SE13  RS-триггер с бифазным информационным
входом (R, S); входом разрешения записи (E) с единичным
I
R1SE13
спейсером; входом синхронной установки (ST); парафазным
мощным информационным выходом (Q, QB) и индикаторным выходом (I). При спейсере на входе разрешения (E=1) триггер хранит
свое состояние, а индикаторный выход I=1. При E=S=0, R=1 триггер переключается в состояние (Q=1, QB=0). При E=R=0, S=1 триггер переключается в состояние (Q=0, QB=1). Входная комбинация E=R=S=0 - запрещенная. Окончание перехода в очередное рабочее состояние, соответствующее
состоянию информационного входа, фиксируется значением I=0 на индикаторном выходе. Начальная установка реализуется подачей высокого уровня
на вход синхронной установки ST=1 при спейсере на входе разрешения записи (E=1). В результате триггер устанавливается в состояние (Q=1, QB=0).
Значение индикаторного выхода при этом не меняется.
Информационный выход (Q, QB) формируется инверторами, обеспечивающими увеличенную нагрузочную способность и электрическую
S
R
E
ST
ИПИ РАН и НПК «Технологический центр» МИЭТ
262
Описание базовых элементов
развязку элемента памяти триггера, хранящего его состояние, от
внешнего окружения, что повышает помехоустойчивость триггера.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами элементов схемы триггера: n-типа Nn=2 и p-типа Np=3.
Коэффициент объединения по входам R, S − 2, по входу E  4.
Рекомендуемая нагрузочная способность по выходу I ≤ 4, по остальным выходам ≤ 3.
Размер элемента составляет 10 ячеек поля БМК.
Область применения  СС-схемотехника.
Таблица истинности
№
строки
1
2
3
4
5
6
71)
82)
93)
10
11
123)
13
14
S
*
*
1
1
0
0
0
0
1

*
*
1
1
Входы
R E
* 1
* 1
0 0
0 01
1 0
1 01
0 0
0 0
0 0
* 0
 0
* 
1 0
1 0
Выходы
ST
Q
QB
1
1
0
0
хранение
0
0
1
0
0
1
*
1
0
0
1
0
0
0
0
1
0
0
1
0
1
0
X
0
X
11
1
X
123)
0 хранение 13
1
1
14
I
1
1
0
1
0
1
1
1
0
*
*
1
1
1)
Неопределенное состояние выходов Q, QB после перехода в S=R=1 или в E=1.
Неопределенное состояние выходов Q, QB после перехода в S=R=1,
ST=0 или в E=1, ST=0.
3)
Нарушение предустановки.
2)
Таблица задержек
Путь
EQ
Задержка, t01 t10
нс
4.7 2.7
EQB
t01
t10
4.7 2.3
EI
t01 t10
2.7 6.7
STQ STQB
t01
t10
2.7
3.6
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
263
UOAOAI Логический элемент U
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной
&
питания и выходом схемы: n-типа Nn=3 и p-типа Np=2.
I3
Коэффициент объединения по входам I0 и I1  2.
UOAOAI
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 3 ячейки поля БМК.
Область применения  традиционная и СС-схемотехника.
I0
I1
I2
1 & 1&
O
Таблица задержек
Путь
I0O
01
t10
Задержка, t
нс
1.1 1.7
I1O
I2O
I3O
t01 t10 t01 t10 t01 t10
1.1 1.7 1.2 2.0 1.3 2.0
UOAOI Логический элемент U0
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной пи&
тания и выходом схемы: n-типа Nn=2 и p-типа Np=3.
I3
UOAOI
Коэффициент объединения по входу I1  2.
Рекомендуемая нагрузочная способность по выходу ≤ 4.
Размер элемента составляет 3 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
Таблица задержек
I0
I1
I2
& 1
1
O
Путь
I0O
01
t
t10
Задержка,
нс
1.0 1.2
I1O
I2O
I3O
t01 t10 t01 t10 t01 t10
1.4 1.2 1.3 1.2 0.8 1.1
UOAOI1 Логический элемент U1
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной
&
питания и выходами схемы: n-типа Nn=3 и p-типа Np=2.
I3
Коэффициент объединения по входам I0 и I1  2.
UOAOI1
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 3 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
I0
I1
I2
1&1
O
ИПИ РАН и НПК «Технологический центр» МИЭТ
264
Описание базовых элементов
Таблица задержек
Путь
I0O
01
t10
Задержка, t
нс
4.1 2.2
I1O
I2O
I3O
t01 t10 t01 t10 t01 t10
4.0 2.1 3.4 1.5 3.7 2.8
UOAOI2 Логический элемент U2
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной пи&
тания и выходом схемы: n-типа Nn=2 и p-типа Np=3.
Коэффициент объединения по входам I0 и I1  2.
UOAOI2
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 3 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
Таблица задержек
I0
I1
I2
I3
1 &1
O
Путь
I0O
01
t10
Задержка, t
нс
1.6 1.2
I1O
I2O
I3O
t01 t10 t01 t10 t01 t10
2.0 1.2 1.5 1.2 0.7 1.2
UOAOI3 Логический элемент U3
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной пи&
тания и выходом схемы: n-типа Nn=2 и p-типа Np=3.
Коэффициент объединения по входам I2 и I3  2.
UOAOI3
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 3 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
I0
I1
I2
I3
1 &1
1
O
Таблица задержек
Путь
I0O
01
t
t10
Задержка,
нс
1.5 1.2
I1O
I2O
I3O
t01 t10 t01 t10 t01 t10
1.6 1.2 1.4 1.0 0.9 1.0
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
265
UOAOI4 Логический элемент U4
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и
&
выходом схемы: n-типа Nn=3 и p-типа Np=2.
Коэффициент объединения по входам I2 и I3  2.
UOAOI4
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 3 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
Таблица задержек
I0
I1
I2
I3
&1
O
1
Путь
I0O
01
t10
Задержка, t
нс
1.1 1.7
I1O
I2O
I3O
t01 t10 t01 t10 t01 t10
1.0 1.7 1.1 1.7 0.5 1.0
UOAOI5 Логический элемент U5
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной пи&
тания и выходом схемы: n-типа Nn=2 и p-типа Np=3.
I3
Коэффициент объединения по входам I0 и I1  2.
UOAOI5
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 3 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
Таблица задержек
I0
I1
I2
1 &1
O
Путь
I0O
01
t
t10
Задержка,
нс
1.6 1.2
I1O
I2O
I3O
t01 t10 t01 t10 t01 t10
1.5 1.2 1.5 1.3 0.8 0.8
UOAOI6 Логический элемент U6
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной питания и выходом схемы: n-типа Nn=3 и p-типа Np=3.
&
Коэффициент объединения по входам I0, I1 и I2  2.
UOAOI6
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 3 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
I0
I1
I2
I3
1&1
O
ИПИ РАН и НПК «Технологический центр» МИЭТ
266
Описание базовых элементов
Таблица задержек
Путь
I0O
01
t10
Задержка, t
нс
1.6 1.3
I1O
I2O
I3O
t01 t10 t01 t10 t01 t10
1.7 1.3 1.7 1.3 0.2 1.3
UOAOI7 Логический элемент U7
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной
O
или шиной питания и выходом схемы: n-типа Nn=3 и p1 &
типа Np=2.
Коэффициент объединения по всем входам  2.
UOAOI7
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 4 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
Таблица задержек
I0
I1
I2
I3
1 & 1
Путь
I0O
01
t10
Задержка, t
нс
1.2 2.0
I1O
I2O
I3O
t01 t10 t01 t10 t01 t10
1.4 1.9 1.3 1.9 1.3 2.0
UOAOI8 Логический элемент U8
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной пиO
тания и выходами схемы: n-типа Nn=2 и p-типа Np=3.
&
&
Коэффициент объединения по всем входам  2.
Рекомендуемая нагрузочная способность по выходу ≤ 3.
UOAOI8
Размер элемента составляет 4 ячейки поля БМК.
Область применения  синхронная и СС-схемотехника.
Таблица задержек
I0
I1
I2
I3
1 & 1
1
Путь
I0O
I1O
I2O
I3O
01
t10 t01 t10 t01 t10 t01 t10
Задержка, t
нс
9.3 3.1 8.7 3.2 7.9 2.8 7.4 2.7
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
267
UOAOI9 Логический элемент U9
Максимальное количество последовательно соединенных
транзисторов в цепочках между общей шиной или шиной
питания и выходом схемы: n-типа Nn=4 и p-типа Np=4.
&
Коэффициент объединения по входам I0, I1, I2, I3  2.
UOAOI9
Рекомендуемая нагрузочная способность по выходу ≤ 3.
Размер элемента составляет 5 ячеек поля БМК.
Область применения  синхронная и СС-схемотехника.
I0
I1
I2
I3
I4
1 &1
O
Таблица задержек
Путь
I0O
01
t10
Задержка, t
нс
2.7 1.6
I1O
t01
t10
1.8 1.6
I2O
t01
t10
2.5 1.5
I3O
t01
t10
2.4 1.5
I4O
t01 t10
1.0 1.6
UPC0 Преобразователь унарного сигнала
в парафазный с нулевым спейсером
Элемент UPC0 преобразует входной унарный сигнал (D) в
выходной парафазный (O, OB) с нулевым спейсером. При
высоком уровне на входе разрешения E=1 на выходе (O,
UPC0
OB) формируется спейсер (O=OB=0). При E=0 на выходе
фиксируется текущее значение входа D.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
схемы: n-типа Nn=3 и p-типа Np=3.
Коэффициент объединения по входам D и E − 2.
Рекомендуемая нагрузочная способность по всем выходам ≤ 2.
Размер элемента составляет 6 ячеек поля БМК.
Область применения  СС-схемотехника, для формирования входов
комбинационных схем.
D U/PO
OB
E
EB
I
ИПИ РАН и НПК «Технологический центр» МИЭТ
268
Описание базовых элементов
Таблица истинности
№
строки
1
2
3
4
5
61)
1)
Входы
D
E
*
1
1 1→0
1
0
0 1→0
0
0
 0
O
0
1
1
0
0
X
Выходы
OB EB
0
0
0
0→1
0
1
1
0→1
1
1
X
1
I
1
0
0
0
0
1
Изменения входа D запрещены до переключения выхода I из 1 в 0
Таблица задержек
Путь
EEB
EI
EO
EOB
Задержка, t01 t10 t01 t10 t01 t10 t01 t10
нс
1.49 1.23 2.22 0.76 1.40 0.65 2.68 1.63
UPC1 Преобразователь унарного сигнала
в парафазный с единичным спейсером
Элемент UPC1 преобразует входной унарный сигнал (D) в
выходной парафазный (O, OB) с единичным спейсером.
При низком уровне на входе разрешения E=0 на выходе
UPC1
(O, OB) формируется спейсер (O=OB=1). При E=1 на выходе фиксируется текущее значение входа D.
Максимальное количество последовательно соединенных транзисторов в цепочках между общей шиной или шиной питания и выходами
схемы: n-типа Nn=3 и p-типа Np=3.
Коэффициент объединения по входам D и E − 2.
Рекомендуемая нагрузочная способность по всем выходам ≤ 2.
Размер элемента составляет 6 ячеек поля БМК.
Область применения  СС-схемотехника, для формирования входов
комбинационных схем.
D U/PO
OB
E
EB
I
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
Таблица истинности
№
строки
1
2
3
4
5
61)
1)
Входы
D
E
O
*
0
1
1 0→1 1
1
1
1
0 0→1 0
0
1
0
1
X

Выходы
OB
EB
1
1
0
1→0
0
0
1
1→0
1
0
X
0
I
0
1
1
1
1
0
Изменения входа D запрещены до переключения выхода I из 0 в 1
Таблица задержек
Путь
EEB
EI
EO
EOB
01
t10 t01 t10 t01 t10 t01 t10
Задержка, t
нс
1.30 1.04 1.39 0.76 1.52 1.33 3.58 1.75
ИПИ РАН и НПК «Технологический центр» МИЭТ
269
270
Описание макроэлементов
3 Описание макроэлементов
В этом разделе представлено описание макроэлементов самосинхронной библиотеки.
D0RE20
Двухтактный D-триггер с нулевым
спейсером, синхронным сбросом
и разрешением записи
Элемент D0RE20 – двухтактный D-триггер с синхронным
сбросом и бифазным выходом. Назначение выводов: R 
вход синхронного сброса; E  вход разрешения записи с
D0RE20
нулевым спейсером; D – унарный информационный вход;
Q, QB  бифазный информационный выход; I  индикаторный выход,
EВ  выход инверсии входа E.
Сброс триггера осуществляется в спейсерной фазе (E=0) при подаче
высокого уровня на вход R (R=1). Это устанавливает выходы триггера
в состояние Q=0, QB=1.
В рабочей фазе при E=1 и низком уровне на входе сброса (R=0) информация со входа D записывается в первую ступень триггера и после
подачи на вход разрешения записи низкого уровня (E=0) перезаписывается во вторую ступень, обновляя состояние выходов триггера.
Особенность данного элемента  унарный информационный вход D.
Это позволяет использовать элемент D0RE20 в качестве интерфейса
между синхронной и самосинхронной частями общей схемы. Кроме
того, эта особенность позволяет сократить вдвое количество информационных шин между многоразрядными регистрами в самосинхронной схеме при использовании элемента в качестве разряда регистров
на обоих концах линии передачи.
Триггер D0RE20 реализуется совокупностью семи элементов библиотеки.
Коэффициент объединения по входу D − 4, по входам Е и R – 1.
Рекомендуемая нагрузочная способность по выходам Q и QB ≤ 2, по
выходам EB и I − 1.
Размер элемента составляет 15 ячеек поля БМК.
Область применения  CC-схемотехника.
D TT Q
E
QB
I
R
EB
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
271
Таблица истинности
№
строки
1
2
3
4
5
6
7
8
91)
101)
11
121)
1)
D
0
1
0
1
1
1
0
0
1
0

*
Входы
Выходы
E
R Q
QB EB
0
1
0
1
1
0
1
0
1
1
0
0 обновление 1
0
0 обновление 1
1
0
хранение
0
1
0
10 0
01
1
0
хранение
0
0
1
10 0
01
1
1
хранение
0
1
1
хранение
0
1
0
Х
0
1
Х

I
0
0
0
0
1
0
1
0
1
1
Х
Нарушение предустановки.
D1RE20 Двухтактный D-триггер с единичным
спейсером, синхронным сбросом
и разрешением записи
Элемент D1RE20 – двухтактный D-триггер с синхронным
сбросом и бифазным выходом. Назначение выводов: R 
вход синхронного сброса; E  вход разрешения записи с
D1RE20
единичным спейсером; D – унарный информационный
вход; Q, QB  бифазный информационный выход; I  индикаторный
выход; EВ  выход инверсии входа E.
Синхронный сброс триггера осуществляется в его спейсерной фазе
(E=1) при подаче низкого уровня на вход R (R=0). Это устанавливает
выходы триггера в начальное состояние Q=0, QB=1.
В рабочей фазе при E=0 и высоком уровне на входе синхронного
сброса (R=1) информация со входа D записывается в первую ступень
триггера и после подачи на вход разрешения записи высокого уровня
(E=1) перезаписывается во вторую ступень, обновляя состояние выходов триггера.
Особенность элемента  однофазный информационный вход D. Это
D TT Q
E
QB
I
R
EB
ИПИ РАН и НПК «Технологический центр» МИЭТ
272
Описание макроэлементов
позволяет использовать элемент D1RE20 в качестве интерфейса между синхронной и самосинхронной частями общей схемы. Кроме того,
эта особенность позволяет сократить вдвое количество информационных шин между многоразрядными регистрами в самосинхронной схеме при использовании элемента в качестве разряда регистров на обоих
концах линии передачи.
Триггер D1RE20 реализуется совокупностью семи элементов библиотеки.
Коэффициент объединения по входу D − 4, по входам Е и R – 1.
Рекомендуемая нагрузочная способность по выходам Q и QB ≤ 2, по
выходам EB и I − 1.
Размер элемента составляет 15 ячейки поля БМК.
Область применения  CC-схемотехника.
Таблица истинности
№
строки
1
2
3
4
5
6
7
8
91)
101)
11
121)
1)
D
0
1
0
1
1
1
0
0
1
0

*
Входы
Выходы
E
R Q
QB EB
1
0
0
1
0
1
0
0
1
0
1
1 обновление 0
1
1 обновление 0
0
1
хранение
1
1
0
01 1
10
0
1
хранение
1
0
1
01 1
10
0
0
хранение
1
0
0
хранение
1
0
1
Х
1
0
Х

I
1
1
1
1
0
1
0
1
0
0
Х
Нарушение предустановки.
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
273
R0CE20 Двухтактный RS-триггер с нулевым
спейсером, самосинхронным сбросом
и разрешением записи
Элемент R0CE20 – двухтактный RS-триггер с самосинхронным сбросом и бифазным выходом. Назначение вывоI
дов: C  вход самосинхронного сброса; E  вход разрешеR0CE20
ния записи с нулевым спейсером; S, R – бифазный информационный вход; Q, QB  бифазный информационный выход; I  индикаторный выход.
Сброс триггера осуществляется в спейсерной фазе (E=0) при подаче
высокого уровня на вход С (С=1). Это устанавливает выходы триггера
в начальное состояние Q=0, QB=1.
В рабочей фазе при E=1 и низком уровне на входе самосинхронного сброса (С=0) информация со входов S, R записывается в первую ступень триггера и после подачи на вход разрешения записи низкого уровня (E=0) перезаписывается во вторую ступень, обновляя состояние выходов триггера.
Триггер R0CE20 реализуется совокупностью двух элементов:
L0RCE2 и OAOA1.
Коэффициент объединения по входам S и R − 2, по входу C − 3, по
входу Е – 1.
Рекомендуемая нагрузочная способность по выходам Q и QB − 1, по
выходу I ≤ 5.
Размер элемента составляет 13 ячеек поля БМК.
Область применения  CC-схемотехника.
S
R
E
C
TT
Q
QB
Таблица истинности
№
строки
1
2
3
4
5
6
7
81)
S
*
*
1
0
0
1
1
0
Входы
R
E
*
0
*
0
1
1
1
1
1
10
0
1
0
10
0
1
C
1
0
0
0
0
0
0
*
ИПИ РАН и НПК «Технологический центр» МИЭТ
Выходы
Q
QB
0
1
обновление
хранение
хранение
1
0
хранение
0
хранение
I
1
1
0
0
1
0
1
1
274
Описание макроэлементов
Окончание таблицы
92)
102)
112)
12
13
142)
152)
1)
2)
1
0
1

*
0
1
0
1
1
*

1
0
1
1
1
1
1


1
1
1
*
*
1
1
хранение
0
хранение
хранение
хранение
хранение
Х
Х
92)
0
1
Х
Х
Неопределенное состояние выходов после перехода в S=R=1.
Нарушение самосинхронной предустановки.
QB
S
R
E
C
S
R
E
C
TT Q
QB
EB
U
UB
L0RCE2
I0
I1
I2
I3
I4
I5
I6
1 & 1 &
1
O
I
1 & 1
1
I7
OAOA1
Q
Функциональная схема R0CE20
R1CE20 Двухтактный RS-триггер с единичным
спейсером, самосинхронным сбросом и
разрешением записи
Элемент R1CE20 – двухтактный D-триггер с самосинхронным сбросом и бифазным выходом. Назначение выводов: C  вход самосинхронного сброса; E  вход разрешеR1CE20
ния записи с единичным спейсером; S, R – бифазный информационный вход; Q, QB  бифазный информационный выход; I 
индикаторный выход.
Сброс триггера осуществляется в спейсерной фазе (E=1) при подаче
низкого уровня на вход С (С=0). Это устанавливает выходы триггера в
S
R
E
C
TT
Q
QB
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
275
начальное состояние Q=0, QB=1.
В рабочей фазе при E=0 и высоком уровне на входе самосинхронного
сброса (С=1) информация со входов S, R записывается в первую ступень триггера и после подачи на вход разрешения записи высокого
уровня (E=1) перезаписывается во вторую ступень, обновляя состояние выходов триггера.
Триггер R1CE20 реализуется совокупностью двух элементов:
L1RCE2 и AOAO1.
Коэффициент объединения по входам S и R − 2, по входу C − 2,5, по
входу Е – 1.
Рекомендуемая нагрузочная способность по выходам Q и QB − 1, по
выходу I ≤ 5.
Размер элемента составляет 13 ячеек поля БМК.
Область применения  CC-схемотехника.
Таблица истинности
№ строки
1
2
3
4
5
6
7
81)
92)
102)
112)
12
13
142)
152)
1)
2)
S
*
*
0
1
1
0
0
1
0
1
0

*
0
1
Входы
R
E
*
1
*
1
0
0
0
0
0
01
1
0
1
01
1
0
1
0
0
0
0
0
*
0
0

1

0

C
0
1
1
1
1
1
1
*
0
0
0
*
*
0
0
Выходы
Q
QB
I
0
1
0
обновление
0
хранение
1
хранение
1
1
0
0
хранение
1
0
1
0
хранение
0
хранение
1
хранение
1
хранение
0
хранение
Х
хранение
Х
Х
Х
Неопределенное состояние выходов после перехода в S=R=0.
Нарушение самосинхронной предустановки.
ИПИ РАН и НПК «Технологический центр» МИЭТ
276
Описание макроэлементов
QB
S
R
E
C
S
R
E
C
TT Q
QB
EB
U
UB
I0
I1
I2
I3
I4
I5
I6
& 1 & 1
&
O
I
& 1 &
&
I7
L1RCE2
AOAO1
Q
Функциональная схема R1CE20
S0RRE0 Разряд сдвигового регистра на базе
двухтактного RS-триггера с нулевым
спейсером, синхронным сбросом и разрешением записи
Элемент S0RRE0 – разряд регистра сдвига с синхронным
сбросом и бифазным выходом. Назначение выводов: RT 
вход синхронного сброса; E  вход разрешения записи с
S0RRE0
нулевым спейсером; S, R – бифазный информационный
вход; Q, QB  бифазный информационный выход; I  индикаторный
выход.
Синхронный сброс разряда осуществляется в спейсерной фазе (E=0)
при подаче высокого уровня на вход RT (RT=1). Это устанавливает
выходы элемента в начальное состояние Q=0, QB=1.
В рабочей фазе при E=1 и низком уровне на входе синхронного сброса
(RT=0) информация со входов S, R записывается в первую ступень
разряда и после подачи на вход разрешения записи низкого уровня
(E=0) перезаписывается во вторую ступень, обновляя состояние выходов разряда.
Элемент S0RRE0 реализуется совокупностью двух элементов:
L0RRE2 и G0B3I.
Коэффициент объединения по входам S и R − 2, по входам Е и RT – 1.
Рекомендуемая нагрузочная способность по выходам Q и QB − 1, по
выходу I ≤ 4.
Размер элемента составляет 15 ячеек поля БМК.
Область применения  CC-схемотехника.
S TT Q
R
QB
E
I
RT
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
Таблица истинности
№
строки S
1
*
2
*
3
1
4
0
5
0
6
1
7
1
81)
0
9

10
*
112)
1
122)
1
132)
0
1)
2)
Входы
Выходы
R
E RT Q QB
I
*
0 1 0
1
1
*
0 0 обновление
1
1
1 0 хранение хранение
1
1 0 хранение
0
1 10 0 1
0
1
0
1 0 хранение
0
0 10 0 0
1
1
0
1 * хранение
0
*
1 0 хранение
X
1 0 хранение
X

1
1 1 хранение хранение
0
1 1 хранение
0
1
1 1 хранение
0
Неопределенное состояние выходов после перехода в S=R=1.
Нарушение предустановки.
S
E
RT
S
R
E
TT Q
QB
EB
RT
I
U
UB
L0RRE2
G0
B0
B0B
Q
B1
B1B
B2
QB
B2B
I
G0B3I
R
Функциональная схема S0RRE0
ИПИ РАН и НПК «Технологический центр» МИЭТ
Q
QB
I
277
278
Описание макроэлементов
Q
G0B3I
1 &
B2B
S
R
E
RT
S
R
E
TT Q
QB
QB
1
EB
B2
I
U
UB
B0
B0B
1
RT
I
1
B1
Q
I
1
L0RRE2
IB
B1B
QB
Функциональная схема S0RRE0
с раскрытой схемой элемента G0B3I
S0RRE1 Разряд сдвигового регистра на базе
двухтактного RS-триггера с нулевым
спейсером, синхронным сбросом, разрешением записи и инверсным индикаторным
выходом
Элемент S0RRE1 – разряд регистра сдвига с синхронным
сбросом и бифазным выходом. Назначение выводов: RT 
вход синхронного сброса; E  вход разрешения записи с
S0RRE1
нулевым спейсером; S, R – бифазный информационный
вход; Q, QB  бифазный информационный выход; I  индикаторный
выход.
Синхронный сброс разряда осуществляется в спейсерной фазе (E=0)
при подаче высокого уровня на вход RT (RT=1). Это устанавливает
выходы разряда в начальное состояние Q=0, QB=1.
В рабочей фазе при E=1 и низком уровне на входе синхронного сброса
(RT=0) информация со входов S, R записывается в первую ступень
разряда и после подачи на вход разрешения записи низкого уровня
(E=0) перезаписывается во вторую ступень, обновляя состояние выходов разряда.
Элемент S0RRE1 реализуется совокупностью двух элементов:
L0RRE2 и G0B3IB.
S TT Q
R
QB
E
I
RT
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
279
Коэффициент объединения по входам S и R − 2, по входам Е и RT – 1.
Рекомендуемая нагрузочная способность по выходам Q и QB − 1, по
выходу I ≤ 4.
Размер элемента составляет 17 ячеек поля БМК.
Область применения  CC-схемотехника.
Таблица истинности
№
строки
1
2
3
4
5
6
7
81)
9
10
112)
122)
132)
1)
2)
Входы
Выходы
S R E RT Q
QB
I
* *
0
1
0
1
0
* *
0
0 обновление
0
1 1
1
0
хранение
хранение
0 1
1
0
хранение
1
0 1 10 0
1
0
0
1 0
1
0
хранение
1
1 0 10 0
0
1
0
0 0
1
*
хранение
1
хранение
*
1
0
X

хранение
*  1
0
X
1 1
1
1
хранение
хранение
1 0
1
1
хранение
1
0 1
1
1
хранение
1
Неопределенное состояние выходов после перехода в S=R=1 и Е=0.
Нарушение предустановки.
S
E
RT
S
R
E
TT Q
QB
EB
RT
I
U
UB
L0RRE2
B0 G 0
B0B
Q0
B1
B1B
B2
Q1
B2B
I
G0B3IB
R
Функциональная схема S0RRE1
ИПИ РАН и НПК «Технологический центр» МИЭТ
Q
QB
I
280
Описание макроэлементов
Q
QB
S
E
RT
S
R
E
TT Q
QB
EB
RT
I
U
UB
B1
B1B
B0B
G0B3IB
1
I0
G Q
I1
QB
B0
O221AI
L0RRE2
R
1 &
1 & 1
B2
B2B
I
GI2M
Q1
Q0
1
I
OAOI2
Функциональная схема S0RRE1
с раскрытой схемой элемента G0B3IB
S0RRE2 Разряд сдвигового регистра на базе
двухтактного RS-триггера с нулевым
спейсером, синхронным сбросом и
разрешением записи
Элемент S0RRE2 – разряд регистра сдвига с синхронным
сбросом. Назначение выводов: RT  вход сброса; E  вход
разрешения записи с нулевым спейсером; EI  вход разрешения перезаписи информации из первой ступени разряда
S0RRE2
во вторую; EВ  выход инверсии входа E; R, S  бифазный
информационный вход; Q, QB  бифазный информационный выход; I
 индикаторный выход.
Синхронный сброс осуществляется при подаче на вход RT высокого
уровня (RT=1) в спейсерной фазе разряда (E=0). Это устанавливает
выходы разряда в состояние Q=UB=0, QB=U=1, EB=1.
В рабочей фазе при E=1 и низком уровне на входе синхронного сброса
(RT=0) информация со входов R и S записывается в первую ступень
разряда (выходы U, UB), и затем при переходе разряда в состояние
спейсера (E=0) состояние первой бистабильной ячейки переписывается во вторую ступень (выходы Q, QB).
S TT
Q
R
E
QB
EI
I
EB
RT
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
281
При построении регистра сдвига вход EI подключается к выходу EB
следующего разряда.
Элемент S0RRE2 реализуется совокупностью двух элементов:
L0RRE4 и OAOAI7.
Коэффициент объединения по входам EI, S и R – 2, по входам Е и RT – 1.
Рекомендуемая нагрузочная способность по всем выходам – 1.
Размер элемента составляет 12 ячеек поля БМК.
Область применения  CC-схемотехника.
Таблица истинности
№
строки
1
2
3
4
5
6
7
8
9
10
111)
122)
132)
142)
152)
162)
172)
182)
19
20
1)
2)
S
*
*
1
1
0
0
1
1
*
*
0
0
0
1
0
1
0
1

*
R
*
*
1
1
1
1
0
0
*
*
0
0
1
0
1
0
1
0
*

Входы
Выходы
E EI RT Q QB EB
I
0
1 1
0
1
1
0
0
0 1 хранение
1
0
1
* 1 хранение
0
хранение
1
* 0 хранение
0
хранение
1
* 0 хранение
0
1
1
0 01
0
10 1 0
1
* 0 хранение
0
1
0
1 01
0
10 1 0
0
0 0 хранение
1
0
0
1 0 обновление 1
0
1
* 0 хранение
0
1
1
* 1 хранение
0
1
1
* 1 хранение
0
0
1
* 1 хранение
0
0
X
 0 1 хранение
X
 0 1 хранение
X
 1 1
X
 1 1
1
* 0 хранение
0
X
1
* 0 хранение
0
X
Неопределенное состояние выходов после перехода в S=R=1.
Нарушение предустановки.
ИПИ РАН и НПК «Технологический центр» МИЭТ
282
Описание макроэлементов
S
R
Q
1 & 1
E
EI
RT
S TT Q
R
QB
E
U
EI
UB
EB
RT
&
O
I
1 & 1
L0RRE4
OAOAI7
EB
QB
Функциональная схема S0RRE2
S0RTE0 Разряд сдвигового регистра на базе
двухтактного RS-триггера с нулевым
спейсером, самосинхронными сбросом
и установкой, разрешением записи
Элемент S0RTE0  разряд сдвигового регистра с самосинхронной предустановкой. Назначение выводов: RT, ST
 входы самосинхронных сброса и установки; E  вход разрешения записи с нулевым спейсером; W  вход разрешеS0RTE0
ния предустановки; R, S  бифазный информационный вход; EВ 
выход инверсии входа E; Q, QB  бифазный информационный выход;
I  индикаторный выход.
Самосинхронная предустановка выполняется следующим образом.
При E=0 на вход W подается значение W=1; оба выхода U и UB переходят в состояние 0, что фиксируется индикаторным элементом, отслеживающим состояние разряда. После этого на входах предустановки устанавливается требуемый код инициализации (RT=1, ST=0 для
установки разряда в состояние Q=0, QB=1 или RT=0, ST=1 для установки в состояние Q=1, QB=0), на вход W подается значение W=0.
Переключение выходов Q и QB в соответствующее состояние фиксируется индикаторным элементом. После этого на входы предустановки RT, ST подается низкий уровень, и процесс предустановки заканчивается.
Элемент S0RTE0 реализуется совокупностью двух элементов:
L0RTE2 и G0B3I.
S TT
R
Q
E
RT
QB
ST
I
W
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
283
Коэффициент объединения по входам S и R и W − 2, по входам E, RT,
ST – 1.
Рекомендуемая нагрузочная способность по выходам Q и QB − 1, по
выходу I ≤ 4.
Размер элемента составляет 17 ячеек поля БМК.
Область применения  СС-схемотехника.
Таблица истинности
№
строки
1
2
3
4
5
6
7
8
9
10
111)
12
132)
14
15
162)
172)
182)
192)
202)
1)
2)
S
*
*
*
*
*
*
0
0
1
1
0
1
*

*
*
*
*
*
*
Входы
Выходы
R E RT ST
W
Q
QB
*
0
*
*
1
хранение
*
0
0
1 10 1
0
*
0
0
1
0
1
0
*
0
1
0 10 0
1
*
0
1
0
0
0
1
*
0
0
0
0 обновление
1
1
0
0
0
хранение
1 10 0
0
0
1
0
0
1
0
0
0
хранение
0 10 0
0
0
0
1
0
1
*
*
*
хранение
1
1
*
*
*
хранение
*
*
1
1
0
Х
*
1
*
*
*
хранение
*
*
*
хранение
 1
*
1
1
0
0
хранение
*
1
0
1
0
хранение
*
1
*
*
1
хранение
*
0
0 01 0
Х
*
0 01 0
0
Х
I
0
1
1
1
1
1
0
1
0
1
0
Х
Х
Х
Х
Х
Неопределенное состояние выходов после перехода в S=R=1.
Нарушение самосинхронной установки.
ИПИ РАН и НПК «Технологический центр» МИЭТ
284
Описание макроэлементов
S TT Q
R
QB
E
RT
EB
ST
W
U
I
UB
S
R
E
RT
ST
W
Q
G0
B0
B0B
B1
B1B
B2
B2B
I
L0RTE2
I
Q
QB
G0B3I
QB
Функциональная схема S0RTE0
Q
1 &
B2B
S
R
E
RT
ST
W
S TT Q
R
QB
E
RT
EB
ST
W
U
I
UB
G0B3I
1
B1
B2
I
1
B0
B0B
1
I
QB
Q
1
L0RTE2
IB
B1B
QB
Функциональная схема S0RTE0
с раскрытой схемой элемента G0B3I
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
285
S0RTE1 Разряд сдвигового регистра на базе
двухтактного RS-триггера с нулевым спейсером, самосинхронными сбросом
и установкой, разрешением записи,
двухкаскадным индикатором окончания
переходных процессов
Элемент S0RTE1  разряд сдвигового регистра с самосинхронной предустановкой. Назначение выводов: RT, ST
 входы самосинхронных сброса и установки; E  вход
разрешения записи с нулевым спейсером; W  вход разреS0RTE1
шения предустановки; R, S  бифазный информационный
вход; EВ  выход инверсии входа разрешения записи; Q, QB  бифазный информационный выход; I  индикаторный выход.
Самосинхронная предустановка выполняется следующим образом.
При E=0 на вход W подается значение W=0; оба выхода U и UB переводятся в состояние 0, что фиксирует индикаторный элемент, отслеживающий состояние разряда. После этого на входах предустановки
устанавливается требуемый код инициализации (RT=1, ST=0 для установки разряда в состояние Q=0, QB=1 или RT=0, ST=1 для установки разряда в состояние Q=1, QB=0), и на вход W подается значение
W=1. Переключение выходов Q и QB в соответствующее состояние
фиксируется индикаторным элементом. После этого на входы предустановки RT, ST подается низкий уровень, и процесс предустановки
заканчивается.
Элемент S0RTE1 реализуется совокупностью двух элементов:
L0RTE3 и G0B32I.
Коэффициент объединения по входам S и R − 2, по входам E, RT, ST,
W – 1.
Рекомендуемая нагрузочная способность по выходам Q и QB − 1, по
выходу IB ≤ 4.
Размер элемента составляет 20 ячеек поля БМК.
Область применения  СС-схемотехника.
S TT
Q
R
E
RT
QB
ST
I
W
ИПИ РАН и НПК «Технологический центр» МИЭТ
286
Описание макроэлементов
Таблица истинности
№
строки
1
2
3
4
5
6
7
8
9
10
111)
12
132)
14
15
162)
172)
182)
192)
202)
1)
2)
S
*
*
*
*
*
*
0
0
1
1
0
1
*

*
*
*
*
*
*
Входы
Выходы
R E RT ST
W
Q
QB
I
*
0
*
*
0
хранение
1
*
0
0
1 01 1
0
0
*
0
0
1
1
1
0
0
*
0
1
0 01 0
1
0
*
0
1
0
1
0
1
0
*
0
0
0
1 обновление
0
1
1
0
0
1
хранение
1
1 10 0
0
1
1
0
0
0
1
0
0
1
хранение
1
0 10 0
0
1
0
1
0
0
1
*
*
*
хранение
1
1
1
*
*
*
хранение хранение
*
*
1
1
1
Х
*
1
*
*
*
хранение
Х
*
*
*
хранение
Х
 1
*
1
1
0
1
хранение
Х
*
1
0
1
1
хранение
Х
*
1
*
*
0
хранение
Х
*
0 01 0
1
Х
*
0
0 01 1
Х
Неопределенное состояние выходов после перехода в S=R=1 и Е=0.
Нарушение самосинхронной предустановки.
QB
Q
S
R
E
RT
ST
W
S TT Q
R
QB
E
RT
EB
ST
U
W
UB
W
B
I
L0RTE3
G0
B0
B0B
Q0
B1
B1B
Q1
B2
B2B
I0
I1
I
G0B32I
Функциональная схема S0RTE1
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
287
Q
G0B3I
1 &
B2B
S
R
E
RT
ST
W
S TT Q
R
QB
E
RT
EB
ST
W
U
I
UB
1
B1
B2
I
1
B0
B0B
1
I
QB
Q
1
L0RTE2
IB
B1B
QB
Функциональная схема S0RTE1
с раскрытой схемой элемента G0B32I
S1RRE0 Разряд сдвигового регистра на базе
двухтактного RS-триггера с единичным
спейсером, синхронным сбросом
и разрешением записи
Элемент S1RRE0 – разряд сдвигового регистра с синхронным сбросом и бифазным выходом. Назначение выводов:
RT  вход синхронного сброса; E  вход разрешения запиS1RRE0
си с единичным спейсером; S, R – бифазный информационный вход; Q, QB  бифазный информационный выход; I  индикаторный выход.
Синхронный сброс разряда осуществляется в спейсерной фазе (E=1)
при подаче низкого уровня на вход RT (RT=0). Это устанавливает выходы разряда в начальное состояние Q=0, QB=1.
В рабочей фазе при E=0 и высоком уровне на входе синхронного
сброса (RT=1) информация со входов S, R записывается в первую
ступень разряда и после подачи на вход разрешения записи высокого
уровня (E=1) перезаписывается во вторую ступень, обновляя состояние выходов разряда.
Элемент S1RRE0 реализуется совокупностью двух элементов:
L1RRE2 и G1B3I.
Коэффициент объединения по входам S и R − 2, по входам Е и RT – 1.
Рекомендуемая нагрузочная способность по выходам Q и QB − 1, по
выходу I ≤ 4.
S TT Q
R
QB
E
I
RT
ИПИ РАН и НПК «Технологический центр» МИЭТ
288
Описание макроэлементов
Размер элемента составляет 14 ячеек поля БМК.
Область применения  СС-схемотехника.
Таблица истинности
№
строки
1
2
3
4
5
6
7
81)
9
10
112)
122)
132)
14
Входы
R
E
*
1
*
1
0
0
0
0
0 01
1
0
1 01
1
0
*
0
0

0
0
1
0
0
0
1
0
S
*
*
0
1
1
0
0
1

*
0
0
1
1
Выходы
RT
Q
QB
I
0
0
1
0
1 обновление3)
0
1
хранение
хранение
1
хранение
1
1
1
0
0
1
хранение
1
1
0
1
0
0
хранение
хранение
хранение
1
Х
хранение
1
Х
0
хранение
хранение
0
хранение
1
0
хранение
1
1
хранение
хранение
1)
Неопределенное состояние выходов после перехода в S=R=0 и Е=1 при I=0.
Нарушение предустановки.
3)
Перезапись информации из входной бистабильной ячейки триггера в выходную.
2)
S
R
E
RT
S
R
E
EB
RT
I
Q
TT Q
QB
U
UB
L1RRE2
B0
B0B
B1
B1B
B2
B2B
I
G1
Q
I
QB
G1B3I
QB
Функциональная схема S1RRE0
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
B1
289
Q
B2
& 1
S
R
E
S
R
E
TT Q
QB
EB
RT
B2B
B0
RT
I
U
UB
L1RRE2
G1B3I
&
I
&
INV
B0B
B1B
I
&
&
QB
Q
A33222I
QB
Функциональная схема S1RRE0
с раскрытой схемой элемента G1B3I
S1RRE1 Разряд сдвигового регистра на базе
двухтактного RS-триггера с единичным
спейсером, синхронным сбросом,
разрешением записи и инверсным
индикаторным выходом
Элемент S1RRE1 – разряд сдвигового регистра с синхронным сбросом и бифазным выходом. Назначение выводов:
RT  вход синхронного сброса; E  вход разрешения запиS1RRE1
си с единичным спейсером; S, R – бифазный информационный вход; Q, QB  бифазный информационный выход; I  индикаторный выход.
Синхронный сброс триггера осуществляется в спейсерной фазе (E=1)
при подаче низкого уровня на вход RT (RT=0). При этом выходы разряда устанавливаются в начальное состояние Q=0, QB=1.
В рабочей фазе при E=0 и высоком уровне на входе синхронного
сброса (RT=1) информация со входов S, R записывается в первую
ступень разряда и после подачи на вход разрешения записи высокого
уровня (E=1) перезаписывается во вторую ступень, обновляя состояние выходов разряда.
Элемент S1RRE1 реализуется совокупностью двух элементов:
L1RRE2 и G1B3IB.
Коэффициент объединения по входам S и R − 2, по входам Е и RT – 1.
S TT Q
R
QB
E
I
RT
ИПИ РАН и НПК «Технологический центр» МИЭТ
290
Описание макроэлементов
Рекомендуемая нагрузочная способность по выходам Q и QB − 1, по
выходу I ≤ 4.
Размер элемента составляет 17 ячеек поля БМК.
Область применения  СС-схемотехника.
Таблица истинности
№
строки S
1
*
2
*
3
0
4
1
5
1
6
0
7
0
81)
1
92)

102)
*
112)
0
122)
0
132)
1
142)
1
Входы
Выходы
R
E RT Q
QB
I
*
1
0
0
1
1
*
1
1 обновление3)
1
0
0
1
хранение
хранение
0
0
1
хранение
0
0 01 1
1
0
1
1
0
1
хранение
0
1 01 1
0
1
1
1
0
1
хранение
0
*
0
0
хранение
Х
0
0
хранение
Х

0
0
0
хранение
хранение
1
0
0
хранение
0
0
0
0
хранение
0
1
0
0
хранение
хранение
1)
Неопределенное состояние выходов после перехода в S=R=0 и Е=1.
Нарушение предустановки.
3)
Перезапись информации из входной бистабильной ячейки триггера в
выходную.
2)
S
R
E
RT
S
R
E
TT Q
QB
EB
RT
I
U
UB
L1RRE2
Q
G1
B0
B0B
Q0
B1
B1B
B2
Q1
B2B
I
I
G1B3IB
QB
Функциональная схема S1RRE1
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
291
Q
QB
S
R
E
S
R
E
TT Q
QB
B1
B1B
EB
RT
RT
I
U
UB
L1RRE2
&
G
I0
A221OI
B2
&1&
Q
I
QB
I1
B0
B0B
B2B
G1B3IB
& 1
GI2M
&
I
Q1
Q0
AOAI2
Функциональная схема S1RRE1
с раскрытой схемой элемента G1B3IB
S1RTE0 Разряд сдвигового регистра на базе
двухтактного RS-триггера с единичным
спейсером, самосинхронными сбросом и
установкой, разрешением записи
Элемент S1RTE0 – разряд сдвигового регистра с самосинхронной предустановкой. Назначение выводов: RT, ST
 входы самосинхронных сброса и установки; E  вход
разрешения записи с единичным спейсером; W  вход разS1RTE0
решения начальной предустановки; R, S  бифазный информационный вход; EВ  выход инверсии входа E; Q, QB  бифазный информационный выход; I  индикаторный выход.
Самосинхронная предустановка выполняется следующим образом.
При E=1 на вход W подается значение W=0; оба выхода U и UB переходят в состояние 1, что фиксирует индикаторный элемент, отслеживающий состояние разряда. После этого на входах предустановки устанавливается требуемый код инициализации (RT=0, ST=1 для установки разряда в состояние Q=0, QB=1 или RT=1, ST=0 для установки
разряда в состояние Q=1, QB=0), и на вход W подается значение W=1.
Переключение выходов Q и QB в соответствующее состояние фиксируется индикаторным элементом. После этого на входы предустановки RT, ST подается высокий уровень, и процесс предустановки заканчивается.
S TT
R
Q
E
RT
QB
ST
I
W
ИПИ РАН и НПК «Технологический центр» МИЭТ
292
Описание макроэлементов
Элемент S1RTE0 реализуется совокупностью двух элементов:
L1RTE2 и G1B3I.
Коэффициент объединения по входам S, R и W − 2, по входам E, RT,
ST – 1.
Рекомендуемая нагрузочная способность по выходам Q и QB − 1, по
выходу I ≤ 4.
Размер элемента составляет 16 ячеек поля БМК.
Область применения  СС-схемотехника.
Таблица истинности
№
строки
1
2
3
4
5
6
7
8
9
10
111)
12
132)
14
15
162)
172)
182)
192)
202)
Входы
Выходы
S R E RT ST W
Q
QB
* *
1
*
*
0
хранение
* *
1
1
0 01 1
0
* *
1
1
0
1
1
0
* *
1
0
1 01 0
1
* *
1
0
1
1
0
1
* *
1
1
1
1 обновление3)
1 0
0
1
1
1
хранение
1 0 01 1
1
1
1
0
0 1
0
1
1
1
хранение
0 1 01 1
1
1
0
1
1 1
0
*
*
*
хранение
0 0
0
*
*
*
хранение
* *
*
0
0
1
Х
0
*
*
*
хранение
 *
*  0
*
*
*
хранение
* *
0
0
1
1
хранение
* *
0
1
0
1
хранение
* *
0
*
*
0
хранение
* *
1
1 10 1
Х
* *
1 10 1
1
Х
I
1
0
0
0
0
0
1
0
1
0
1
Х
Х
Х
Х
Х
1)
Неопределенное состояние выходов после перехода S=R=0 и Е=1.
Нарушение самосинхронной предустановки.
3)
Перезапись информации из входной бистабильной ячейки триггера в выходную.
2)
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
S
R
E
RT
ST
W
S
R
E
RT
ST
W
I
293
Q
TT Q
QB
B0
B0B
B1
B1B
B2
B2B
I
EB
U
UB
L1RTE2
G1
I
Q
QB
G1B3I
QB
Функциональная схема S1RTE0
B1B
QB
& 1
B2
S
R
E
RT
ST
W
TT Q
S
R
QB
E
EB
RT
ST
W
U
I
UB
L1RTE2
B0B
B2B
I
B0
B1
G1B3I
&
I
&
INV
&
&
QB
Q
A33222I
Q
Функциональная схема S1RTE0
с раскрытой схемой элемента G1B3I
S1RTE1 Разряд сдвигового регистра на базе
двухтактного RS-триггера с единичным
спейсером, самосинхронными сбросом
и установкой, разрешением записи,
двухкаскадным индикатором окончания
переходных процессов
Элемент S1RTE1 – разряд сдвигового регистра с самосинхронной предустановкой. Назначение выводов: RT, ST 
входы самосинхронных сброса и установки; E  вход разрешения записи с единичным спейсером; W  вход расшиS1RTE1
рения начальной предустановки; R, S  бифазный информационный
вход; EВ  выход инверсии входа E; Q, QB  бифазный информациS TT
Q
R
E
RT
QB
ST
I
W
ИПИ РАН и НПК «Технологический центр» МИЭТ
294
Описание макроэлементов
онный - выход; I  индикаторный выход.
Для выполнения самосинхронной предустановки при E=1 на вход W
подается значение W=1, и оба выхода U и UB переходят в состояние 1,
что фиксируется индикаторным элементом, отслеживающим состояние
разряда. После этого на входах предустановки устанавливается требуемый код инициализации (RT=0, ST=1 для установки разряда в состояние Q=0, QB=1 или RT=1, ST=0 для установки в состояние Q=1,
QB=0), на вход W подается значение W=0. Переключение выходов Q и
QB в соответствующее состояние фиксируется индикаторным элементом. Затем на входы предустановки RT, ST подается высокий уровень,
и процесс предустановки заканчивается.
Элемент S1RTE1 реализуется совокупностью двух элементов:
L1RTE3 и G1B32I.
Коэффициент объединения по входам S, R − 2, по входам E, RT, ST,
W – 1.
Рекомендуемая нагрузочная способность по выходам Q и QB − 1, по
выходу I ≤ 4.
Размер элемента составляет 20 ячеек поля БМК.
Область применения  СС-схемотехника.
Таблица истинности
№
строки S
1
*
2
*
3
*
4
*
5
*
6
*
7
1
8
1
9
0
10
0
111)
1
12
0
132)
*
14

Входы
R
E RT
*
1
*
*
1
1
*
1
1
*
1
0
*
1
0
*
1
1
0
0
1
0 01 1
1
0
1
1 01 1
1
0
*
0
0
*
*
*
0
*
0
*
Выходы
ST W Q
QB
*
1
хранение
0 10 1
0
0
0
1
0
1 10 0
1
1
0
0
1
1
0 обновление3)
1
0
хранение
1
0
1
0
1
0
хранение
1
0
0
1
*
*
хранение
*
*
хранение
0
0
Х
*
*
хранение
I
0
1
1
1
1
1
0
1
0
1
0
Версия описания 2.1 от 03.05.2014
Библиотека СС-элементов для проектирования на БМК серий 5503/5507
295
Окончание таблицы
15
162)
172)
182)
192)
202)
*
*
*
*
*
*
0
0
0
0
1
1

*
*
*
*
*
*
*
0
1
1
0
*
*
1 10
10 1
*
0
0
1
0
0
хранение
хранение
хранение
хранение
Х
Х
1)
Неопределенное состояние выходов после перехода S=R=0 и Е=1.
Нарушение самосинхронной предустановки.
3)
Перезапись информации из входной бистабильной ячейки триггера в
выходную.
2)
QB
S
R
E
RT
ST
W
Q
TT
S
Q
R
QB
E
EB
RT
ST
U
W
UB
WB
I
B0
B0B
B1
B1B
B2
B2B
I0
I1
L1RTE3
G1
I
Q0
Q1
G1B32I
Функциональная схема S1RTE1
QB
Q
B1B
B1
S
R
E
RT
ST
W
TT Q
S
R
QB
E
EB
RT
ST
U
W
UB
WB
I
L1RTE3
B0
B0B
I0
B2
B2B
I1
& 1
G1B32I
I
& 1
&
&
INV
&
A221OI
A322OI
&1&
&
Q1
Q0
AOAI2
Функциональная схема S1RTE1
с раскрытой схемой элемента G1B32I
ИПИ РАН и НПК «Технологический центр» МИЭТ
Научное издание
Степченков Юрий Афанасьевич,
Денисов Андрей Николаевич,
Дьяченко Юрий Георгиевич,
Гринфельд Фрума Исааковна,
Филимоненко Ольга Петровна,
Морозов Николай Викторович,
Степченков Дмитрий Юрьевич
Библиотека элементов для проектирования
самосинхронных полузаказных БМК микросхем
серий 5503/5507
Печатается с оригинал-макета,
подготовленного в ИПИ РАН
Ф.И. Гринфельд
Заказ №
Издательство ИПИ РАН
Россия, 117333, Москва, ул. Вавилова, д. 44, корп. 2
Лицензия ИД № 06392 от 05.12.2001.
Internet: www.ipiran.ru
E-mail: [email protected]
1/--страниц
Пожаловаться на содержимое документа