close

Вход

Забыли?

вход по аккаунту

...психического развития в дошкольном возрасте»;pdf

код для вставкиСкачать
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО НАРОДНОМУ ОБРАЗОВАНИЮ
МОСКОВСКИЙ ОРДЕНА
ТРУДОВОГО КРАСНОГО ЗНАМЕНИ
АВТОМОБИЛЬНО-ДОРОЖНЫЙ ИНСТИТУТ
Б. И. ПЕТЛЕНКО, Г. И. А С М О Л О В
В. М. Р О Ж К О В . А Л. ЯСТРЖЕМБСКИЙ
Э Л Е М Е Н Т Ы
Ц
М
И
К
Р
О
И
Ф
Р
О
В
Ы
Э
Л
Е
К
Т
Р
С
И
С
Т
Е
М
МОСКВА 1988
Х
О
Н
Н
Ы
Х
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО НАРОДНОМУ ОБРАЗОВАНИЮ
МОСКОВСКИЙ
ОРДЕНА ТРУДОВОГО КРАСНОГО ЗНАМЕНИ
АВТОМОБИЛЬНО-ДОРОЖНЫЙ ИНСТИТУТ
Б.И.ПЕТЛЕНКО, Г.И.АСМОЛОВ, В.М.РОЖКОВ, А.Л.ЯСТРЖЕШСКИЛ
аНЕМЕНТЫ ЦИФРОВЫХ ШКРОЭДЖГРОННЫХ
СИСТЕМ
Утверждено
в качестве учебного пособия
редсоветом МАДИ
МОСКВА 1988
УДК
621.382
Петленко Б.И.., Асмолов Г.И.., Рожков В.М., Ястржембский А.Л.
Элементы цифровьк микроэлектронных систем. Учебное пособие.М.: МАДИ. - 134 с .
Рецензенты: канд.техн.наук Л.А.Вайнейкис
канд.техн.наук А.А.Соколов
В учебном пособии рассмотрены вопросы функционирования и
применения интегральных микросхем транзисторно-транзисторной
логики и с комплементарной МДП-структурой, которые занимают
доминирущее положение в разработках современных микроэлентроннъэс систем.
Пособие предназначено для слушателей специального фвкультета переподготовки кадров по рювым перспективным направлениям
науки и техники специальности "Автомобильная электроника" при
изучении ими курса "Построение и применение микроэлектронных
систем транспортных средств" и может быть полезно студентам,
изучающим автоматику и автоматизацию производственных процес­
сов, а также асшфантам и инженерно-техническим работникам,
занимающимся разработкой, эксплуатацией и исследованием мик­
роэлектронных систем.
(с)
Московский автомобильно-дорожный институт, 1988 г .
ВВЕДЕНИЕ
В настоящее время наблюцается стремительное проникнонение
микроэлектроники во все сферы жизни и деятельности человека.
Сто обусловлено значительными технологическими достижениями
при производстве интегральных микросхем (И1'Ж), обеспечивающих
с а ш е разнообразные запросы потребителей. Наличие Ш*С значи­
тельно упростило проектирование сложных цифровых схем. Однако
разработчик, перед который ьстает задача выбора ИМС и проекти­
рования схемы,сталкивается со значительными трудностями,
пос­
кольку при большом количестве разнообразных справочников
рекомендаций по прменению ЖЛС крайне мало.
В настоящем учебном пособиз особое внимание уделяется вопро­
сам ±ункдяонироЕания и применения ИЖ транзисторно-транзисторь
ной логики и с комплементарной :.Ш1-структурой, которые занимают
доминирующее полачсение в разработках современных микро электрон­
ных систем.
В гл. I приводится минимальный объем сведений по основам
цифровой техники, включающий формы представления информации,
основные понятия алгебры-логики, положительной и отрицательной
логики, комбинационных и последовательностных схем.
Глава 2 содержит общие сведения о цифровых интегральных
микросхемах, дзет сведения об их условных обозначениях и крат­
ко характеризует базовые элементы и основные характерстики
интегральных микросхем транзисторно-транзисторной логики г с
коглплементарными МШ-структурами.
В г л . 3 рассмотрены интегральные схемы малой степени интег­
рации, включающие универсальные и дополнительные логические
элементы. Подробно рассмотрены возможности применения интеграль­
ных микросхем с открытым коллектором и тремя выходными состоя­
ниями .
Последние две главы посвящены п.-тегральным схемам средней
степени интеграции. В главе 4 рассматриваются такие комбина­
ционные схемы, как дешифратош, мультиплексоры, сум^латоры,
азгЬлетико-логические устройства. Отдельно рассмотрены методы
реализации логических функций на мультиплексорах и дешифрато­
рах.
В гл. 5 рассмотрены последовательностные схемы средней
степени интеграции, включающие т р г г е р ^ , регистра, счетчики
3
импульссв с постоянным и произвольным модулем счета, делители
и распределители импульсов.
Учебное пособие написано в соответствии с програшой курса
"Построение и применение вликроэлектронных устройств" для слупвтелей специального факультета переподготовки кадров по новым
перспективным направлениям науки и техники МАДИ и освещает воп­
росы, относящиеся к разделу "Построение и прваменение микрюэлектронных устройств на микросхемах малой и средней степени интегра­
ции".
I. ОСНОВЫ ЦИФРОВОЙ ТЕ2НЖИ
1.1. Формы представления инфороацви
В цифровых системах инфорлация представляется в двоичной
системе счисления, основанием которой является число 2. Любое
число Б этой системе счисления можно представить двумя цифра­
ми: О и I . Для представления этих чисел в цифровых системах
достаточно иметь электронные схемы, которые могут принимать два
состояния, четко различающиеся значением какой-либо электричес­
кой величины - напряжения или тока. Одному из значений этсй
величины соответствует цифра =0^, другому - =1=. Относительная
простота создания электронных схем с двумя электричесшми сос­
тояниями определила доминирующее положение двоичного представ­
ления ч и с ^ в современней цифрювой технике.
В цифровых системах чаще всего используют два способа прюдставлення информации: потенциальный и импульсный. В первом слу­
чае двум значениям переменной О и I соответствует низкий и вы­
сокий уровень напряжения (рнс. 1,а). Потенциальный сигнал сох­
раняет постоянный уровень в течение всего периода (такта) пред­
ставления информации. Его значения в переходные момента времени
не определяются.
При импульсном способе представления информации двум з ш ч е нлям переменной О и I может соответствовать либо отсутствие и
наличие электрического импульса ( р с , 1,6), либо отрцательный
и положительный импульсы,
В соответствии с указанными способами представления информа­
ции цифровые схемы делят на потенциальные и импульсные. Иногда
используются смешанные способы представления информации, когда
4
у.
1Г
а)
<
о
10
1
О
б)
Рис. I . Способы передачи информации:
а - потенциальный, б - импульсный
п
п
П
п
п
п
п
п
п
п
а)
с
б)
- 1
Ц
Р*ис. I . Способы передачи информации:
а - последовательный, б - параллельный
5
'в процессе ее обработки осуществляется преобразование потен­
циальных уровней в импульсные сигналы и наоборот, импульсных
сигналов в потенциальные уровни. Для этого применяются импульсно-потенциальные элементы.
В цифровых системах используют два способа передачи информа­
ции от одного устройства к другому: последовательный и парал­
лельный. При последовательной передаче информации в каждый
временной такт, который определяется синхросигналом Су пере­
дается только один разряд ("бит": Ьипагу с/сдИз
- двоичный •
разряд) кода слова, при этом но^лер разряда определяется номе­
ром такта, отсчитываемого от некоторого нулевого положения,
совпадающего с начйлом представления информации. На рис. 2,а
П0]йзана временная диаграмма последовательной передачи 5-раз­
рядного слова ЮНО. Пр последовательной передаче используется
минимальное число линий связи, но для передачи /V разрядов тре­
буется Л' тактов синхронизации.
При параллельной передаче информации все разряды слова пред­
ставляются одновременно в одном временном такте и передаются
через отдельные линии связи ( р с . 2,6). Инфортация передается
параллельно разрядами слова и последовательно словами.
1.2. Основные понятия алгебры-логики
Теоретической основой проектирования микроэлектронных циф­
ровых систем является алгебра-логика или булева алгебра, наз­
ванная по имени ее основоположника - английского матеглатика
Джорджа Буля (1315-1864 г . ) .
Основное понятие алгебры-логики - высказывание. Высказывание
представляет собой некоторое выражение, о котором можно утверж­
дать, что оно истинно или логично. Для обозначения истинности
или логачности высказываний используют соответственно символы
I ила 0.
В общем случае логические выражения у
могут быть функция1Ш
. одной, двух и п логических переменных.
Логическая переменная - величина х , которая может п р н и ;.-.ать только два значения:
высказывание абсолютно истинно, если соответствующая ей
логическая величина пшш1мает значение I п р любых условиях.
й^скаэывание абсолютно логично, если соответствуюпвя ей
6-
'логическая величиш прнимает значение О п р любых условиях.
Логическая функция - функция у = /'Лг^ , л ; , . . . , А^,^ , к о т о р я
прнимает значение равное О или I на наборе своих перменных.
Набор - совокупность значений перменных. Каждый набор имеет
свой номер, являющийся десятичным эквивалентш двоичного числа,
составляющего набор.
Для п переменных существует 2 наборов и 2
функций.
Если функция известна на всех наборх, то она называется пол­
ностью определенной, если на нексторх неизвестна, то - непол­
ностью определенной. Связь наборов перменных с функцией уста­
навливается с псжлощью таблиц истинности, в к о т о р х набор р с полагаются в возрстающей последовательности.
Полный набор логических функций одной переменной приведен в
табл. 1.1. Здесь число наборов логической переменной
2^~2,
число логических функций 2'^=^ .
Таблица 1.1.
X
0
1
Уо
У<
0
0
1
1
0
1
0
/
Уз
Условные обозначения
и алгебрическое выржение
Название функции
Постоянный 0
Тождественность
Инверия (НЕ)
• Постоянная I
Согласно прпятым опрделенияь1 функция Уо является абсолют­
но логичной, а функция
- абсолютно истинной. Функция у^,
повторяюпвя значения логической переменной, - тождественная
функция, а функция V* . прнимаюгшя значения обртные (ин-_
верные) значениям
- логическое отрцание (инверия) или
функция НЕ.
Полный набор логических функций двух переменных ( Хо , Х^)
прведен в табл. 1.2 / I / . Здесь число наборов рвн^о 2^=4, число функций 2
=16.
Функции многих перменных названий не имеют. Обычно исполь­
зуют названия функций, свойства к о т о р х легко рспрострняются
от функций двух пермен1шх на функции многих перменных: эле­
мент НЕ, И, ШШ, И-НЕ, ИЛИ-НЕ, И-ИЛИ-НЕ, И-ИЛИ, мультиплексор
М2
и другие.
7
Таблица 1.2.
Хо
0
0
I
I
Условное обозначение и
Название
0
I
0
I
алгебраическое выдажение
(1:1ункцив
0
0
0
0
у=0
Постоянный 0
I
I
I
I
у /
Постоянная I
0
0
I
I
у=х,
Тожде с твеннос тк>{
0
I
0
I
У = Хо
Тоадвственность^^
I
I
0
0.
Инверсия х^
I
0
I
0
Инверсия Хо
0
0
0
I
у=Уо1
0
I
I
I
У = Хо*Х, = Хо'^Х4
Дизъюнкция (ИЛИ)
I
Г
I
0
у=
Хо&х,-^ч/х,
Штрих Шеффера
(И-НЕ)
I
0
0
0
уХо+Х^
'Хо^Х^
Стрелка Пирса
(ИЛИ-НЕ)
0
I
1
0
I
0
0
1
У = Хо^Х^-
I
0
I
I
у^х^^Хо
I
0
I
I
0
0
I
0
У^Хо-^Х^'
Х,*Хо
у=Ху =*=лг<, =л;^^
0
I
0
0
у-
= Хо>(4 ->(о'^>(*
Конъюнкция (И)
Исклюгчапцее ИЛИ
Х^Хо + Х,Хо
*Л>+ДГ<,
Хо'^Х^'^Х.Хо
Равнозначность
Имшшкация от х^
к Хо
Импликация от х^
к х<
Запрет по Хд
Запрет по
Рассмотренные в табл. 1.2 элементарные логические функции
находятся в определенней связи друг с другом, которые легко у с ­
танавливаются с помощью теории булевой алгебры. Наиболее важные
из них приведены в табл. 1.3 / 2 / . Все теоремы, кроме теоремы
двойного отрицания, представлены парой соотношений, что вытекает
из принципа двойственности (дуальности), согласно которому опе­
рации дизъюнкции и конъюнкции допускают взаимную замену, если
одновременно поменять лог. I на лог. О, лог. О на лог. I , знак
+ на • , а знак • ва +.
.8.
Таблица
I.
0 =1
1=0
х +0 =х
2.
хЧ = х
х-0=0
3.
х->-х=х
хх=х
4.
X х=0
5.
х+х = /
6.
(X) =х
Ж^'
Ж^ ' Х^
7.
х,-^х^^х^*х.
8.
X, (X,
)=
9.
X, (Х, *Хг) = Х, Х^
Х^^ Х,^ = Ху + Л,
(х, х^) = х,
1С. (Х^+Хз) = Х,Х^
I I . (х^-1-х,)+х, = +
(X, Х2)Ху = Х^ХуХз)=
•(•(Х^* х^)=х^ ^х^-^-х^ =х^ л^-л^
1.3.
Закон Идс1У.ии.1=»лГН0СТИ
ДЕОЙНОГС отрцания
ког.г.7татяЕН >сти
поглоаензя
де Моргана
12. Х^1-Х^1=(Х,->-Х,)(^,-)-Ху)
л; Сх^ ^•X^)=X^^ -(-Х^Хз
1
асе оциатиЕН ости
ди с т ри бу ти Е н ос ти
Первые три пары теорем описывают свойства операций НЕ, И,
ИЛИ. Закон идемпотентности позволяет сокращать длину логических
выражений. Пятая теорема подчеркивает взаимодопслните.тьную при­
роду логических переменных. Закон двойного отрицания псказыаает
возможность исключения из логического выражения всех членол,
имеющих двойное отрицание, заменив их исходной величиной. Закон
коммутативности устанавливает перестановочность переменных ::
операции. Теореглы 8 и 9 позволяют упрощать логические ныраженая.
Законы де Моргана устанавливают правила взятия отрицания от пе­
ременных, связанных операциями И и ИЛИ. Из законов де Моргана
вытекают следствия:
Х^Х2 = +
Х^
~ ^
)
С помощью которых можно выражать конъюнкцию через дизъюнкции
и отрицание или дизъюнкцию через конъюнкцию и отрицание.
Законы ассоциативности показывают возможность груг'тир'^вки
переменных в любом порядке. Закон дистрибутивности определяет
правила раскрытия скобок или взятия в скобки логических вы];яжений.
1Лногие из рассмотренных теорем можно обобщить на случай боль­
шего числа переменных.
1.3. Псяояительная и отрицательная логика
Цифровые схемы, как правило, имеют два состояния, которые
предстаЕляются обычно напряяением высокого (В) и низкого (Н)
уровня. Этим двум уровням напряжения ставят в соответствие л о таческие 31Ечения I и 0. В зависимое та от кодирования состоя­
ния двоичного сигнала различают положительную и отрицательную
логику (табл. 1.4).
Таблица 1.4.
Вид логики
Полярность напряжения питания
Положительная
Отрицательная
и
V'
0
Положительная
V'
0
Отрицательная
0
и
и"
0
Ы
Г -и
0
1
0
1
1
Ц°
1
0
V'
1 -V
В положительной логике высокий уровень напряжения (Б) прини­
мают за лог.»1-и обозначают 1/^ , а низкий (Н)
- за лог.
«0= и обозначают 11 .
В отрицательной логике высокий уровень напряжения (В)
принимают за лог. О {И") , а низкий (И) - за лог. I ([}').
В импульсных цифрюЕЫХ схемах при положительной логаке наличие
импульсов соответствует лог. =1», отсутствие - лог.^0", а при
отрицательней - шоборот.
В силу законов Де Моргана переход от положительной логика
к отрицательной (инверсия логических перюменных и результирую­
щей функции) соответствует, например, замене операции И ш опе­
рацию ИЛИ и наоборот:
10
Следовательно любув эту схему, выполнявщую логическую функ­
цию, можно рассматривать с позиций как положительной, так и
отрицательной лотака.
В качестве примера рассмотрим таблицу истинности (табл. 1.5),
выраженную в уровнях сигналов, какой-то двухвходовой схемы.
Таблица 1.5 Таблица 1,5 Таблица 1.1
ч
>^2
У
У2
У
н
н
н
0
0
0
I
I
I
н
в
н
0
I
0
I
0
I
в
н
н
I
0
0
0
I
I
В
в
в
I
I
I
0
0
0
в положительной логике ( Н=0-, В = 1)
эта схема выполняет
операцию И (табл. 1.6), а в отрицательной (Н=1, В=0) - МИ
(табл. 1.7 ) .
Обычно в каталогах, справочниках, заводских этикетках логи­
ческие операции, выпблняемые цифровыми схемами, указываются
для положительной логики.
1.4. Комбинационные и последовательностные схемы
Все схемы цифровых систем можно разделить на два больших
класса: комбинационные схемы и последовательностные.
В комбинационных схемах значения выхощих переменных одноз­
начно определяются комбинацией входных переменных, имеющихся в
данный момент времени. Реализуемый в этих схемах способ обра­
ботки информации назы:;ают комбинационным, так как результат об­
работки зависит только от комбинации входных сигналов. Поведе­
ние таких схем описывается либо тэблицей истинности (комбина­
ционной таблицей),либо логическим (булевым) выражением. Комбинрияонные схемы не обладают памятью и их иногда казывакзт кошбинациокЕьмл эзточэтэии ал:1 лопг-^гсузгчл ^зточа^ами бэз памяти.
В последовательностных схемах значения выходных переменных
опреде.'цс.угся комбинация:.1и входных переменных как в наотоялий,
так и в предыдушае моменты времени, то есть последовательностью
поотустения входных сигналов. Последовательностные схемы имеюх^
определенное число различных состояний,которые отражают итого­
вое воздействие прошлых комбинаций входных переменных на пове­
дение схемы в данный мшент, то есть состояние последовательной
схемы содержит всю информацию о прошлом значении входных пере­
менных, которая необхспима для определения настояших значений
выходных переменных. Таким обра зал,последовательностные схемы
должны содержать средства, позволяющие сохранять информацию
о их состоянии, то есть обладать памятью, логическое поведение
последовательностных схем описывается таблицами состояний и
переходов, либо с[ункциями переходов и выходов. Последователь­
ностные схемы иногда называют логическими автоматами с памятью.
2. ШФРОВЫЕ ШТЕГРМЫШЕ МИКРОСХЕМЫ
2 . 1 . Общие сведения
Микроэлектроника является наиболее быстро развивающейся об­
ластью науки и техники. Постоянно расширяются функциональные
возможности и улучпвются технические характеристики микроэлект­
ронных изделий, к о т о р е получили название интегральных микро­
схем (ИМС).
Интегральная микросхема - микроэлектронное изделие,выполняю­
щее определенную функцию преобразования и обработки сигналов и
имеющее высокую плотность упаковки электрически соединенных
элементов и {лхл.) крсталлов (ГОСТ 17021-75).
Современные цифровые ИМС строятся на двух типах транзисто­
ров: биполярных и униполярных (полевых). ИМС на биполярных и
униполярных транзисторах существенно отличаются по ^шогиы показателя1л и развиваются по самостоятельным направлениям.
Сложность ИШ с точки зрения числа входящих в нее элементов,
определяется степенью интеграции, которая количествешо харак­
теризуется величиной
М'=1^/\/
, где /V - общее
чис­
ло компонентов, расположенных на кристалле №ЛС, К - коэффициент,
округляемый до ближайшего большего целого числа. В настоя:^ее
ррьмя про1лыпл-:ниостью выпускаются Ш'ИС первой степени интеграции,
солбржа1Цие до 1С элементов и компонентов,ИЖ второй степени интегоагзи - от I I дс ЮС элементов и компонентов, ИМС третьей
степс;-:>; ингбгре::5М' - от 101 до ЮСО элементов и компонентов и
л:с четвертой и пятой степени интеграции соответственно от
1001 до 10000 и ЮОСОХ до 100000 элементов и компонентов.
12_
Кроме т о г о , имеет место качественная оценка сложности ИМС: ма­
лая интегральная схема (МИС), средняя интегральная схема (СИС),
большая интегральная схема (ШС) и сверхбольшая интегральная
схема (СШС). Взаимное соответствие количественных и качествен­
ных оценок сложности ШС приведено в табл. 2.1 / 3 / .
Таблица 2 . 1 .
Наименование
ИМС
Технология и з г о ­
товления
МИС
биполярная, униполярная
СИС
униполярная
1 0 1 . . . 1000
Лполярная
101 . . . 500
униполярная
1001 . . . 10000
биполярная
501 . . . 2000
ШС
СШС
количество элемен­
тов на кристалле
I . . . 100
униполярная
более 10000
ей полярная
более 2000о'
При построении современных микроэлектронных систем преиму­
щественное применение получили ИМС средней степени интеграции.
МИС применяются для реализации нестандартных функций и согла­
сующих устройств между ИМС средней и большой степени интеграции.
Лдя удобства построения микроэлектронных систем цифровые
ИМС выпускаются сериями, под которыми понимают совокупность
игле, выполняющих различные функции, имеюашх единое конструктив­
но-технологическое исполнение и предназначенных для совместного
применения.
Эа последние три десятилетия разработаны в следующей после-'
довательности несколько технологий изготовления ИМС: резистивно-транзисторная логика (РЕП), резистивно-емкостная транзисторьная логика (РЕТЛ), диодно-транзисторная логика (ЛТЛ), транзисторно-транзисторюя логика (ТТЛ), эмиттерно-связная логика ( Х л ) ,
Енгегральная инжекционная логика ( и ' л ) , транзисторная лохвка
с непосредственными связями (НСТЛ), включаюпея ИМС на МДП с т ­
руктурах (на транристорах р- и /?-типов с индуцированным кана­
лом и МДП-транзисторах дополняющего типа, которые часто называют
комплементарными КМДП или КМОП). Серии РТЛ, РЕТЛ и ДГЛ исполь13
^Зпотся для комплектапив серийной ранее разработанной РЭА и в
новых разработках не применягтся. В современных разработках
господствующее положение занимают серии ШС ТТЛ, МиоП-структурн.
Эти серии ИХ удобны в применении, имеют более высокий уровень
интеграции и обладают большим функциональным разнообразием.
Так, например, в состав серии К155 (ТТЛ) входит более 100 т С .
В табл. 2.2 приведены перссектввные серии цифровых И1С,пред­
назначенных для разработсж промышленного я бэтовогс назначения
/3/.
Таблица 2.2.
Серя
Количество
№ЛЗ в с е р и
133
К155
КМ155
134
Ш34
130
65
106
58
30
12
12
530
533
К531
К555
КЫ555
КР556
КР541
100
500
[С500
К176
К561
564
537
КР537
КР188
32
47
57
43
30
4
21
43
39
72
38
40
27
2
2
14
Назначение
Построение узлов ЭВМ и устройств дискргной автсматики срднего быстродействия.
Построение узлов ЭШ и дискретной авто­
матики с малым потрбленвем
Построение быстродействующих узлов ЭШ
и устройств дискретной автсматики
Построение узлов ЭШ и устройств дискртнсй автоматики с высоким быстрюдействвем в малой потребляемой иошностьс
Построение вычислительных комплексов
высокого быстродействия
Построение малогабертных устройств
цифровой автоматики и вычислительной
техники с малым потрблением иощности
г.2.
Услссные обозначеняя ЮС
Каждая серия ШС отличается степенью комплектности в содерь
явт несколько типов ИМС, которые подразделяются на твпонсминалы.
Под твпономиналсм №С понимается ШС, имеющая конкретное
функциональное назначение и свое условное обозначение. Сово­
купность типонсмвналов ИМС, имеющих конкретное функциональное
назначение и свое условное обозначение, представляет собой тип
ИМС.
Система буквенно-цифровых обозначений ШС состоит из четырех
основных элементов:
- пералй элемент (цифра) соответствует конструктивно-техно­
логической группе ЮС: 1,5,7 - полупроводниковые; 2,4,6,8 гнбрдные; 3 - прочие;
- второй элемент (две цифры от 00 до 99) указывает номер
разработки. Первый и второй элементы составляют номер серии
ИМС;
- т р е п й элемент (две буквы) обозначает фуккцвовальное наз­
начение ЮС (см. табл. 2.3);
- четвертый элемент - порядковый номер разработки микросхем
в серии среди микросхем одного типа.
При необходимости в обозначении перед первым алэментом мо­
гут быть введены дополнительные буквенные индексы: К - для
микросхем, используемых в устройствах шрокоро применения;
ЭК - для микросхем, выпускаемых на экспорт; К14 и КР - для
микросхем, выпускаемых в керамическом и пластмассовом корпусе.
Таблица 2.3.
Ейд Ш
Логические
элементы:
И
ИЛИ
НЕ
И-КЕ
ИЛИ-НЕ
Обозна­
чение
ЛИ
ЛЛ
ЛН
/Л
лв
Ш икс
Элементы арифметических
и дискретных устройств
решстрь
сумматор
полусумматоры
счетяик!
пшфретор
Обозна­
чение
ИР
1| Ы
ИЛ
КЕ
ИВ
15
I
2
И-ИЛИ-НЕ
И-ИЛИ
И-ИЛИ-НЕ/И-ИЛИ
ШШ-НЕ/ИЛИ
расширтелн
::рочив
ко1шутаторы и
ключи шпрякения
тока
прочие
ЛР
лс
лк
лм
лд
лп
кн
кт
кп
3
дешифрторн
комби т роианные
прочие
Трггер:
иклитта
динамические
Т-трггер
-трггер
Д-триггер
УК-трггер
прочие
комбинированные
. 4
ИД
ИК
ИП
ТЛ
тд
ТТ
ТР
ТМ
ТВ
та
ТК
2.3. Интегральные микросхемы трнэисторно-трнзисторной
логики
Интегрльные микросхемы ТТЛ завоевали популярность срди
р з р б о т ч и к о в благодаря удачному компргалиссу между быстродей­
ствием и потрбляемой мощностью. Семейство ТТЛ включает, креме
стандартных серий, с е р и повышенного сУстродействия и с е р и с
малым потрблением мощности. Все рзновидности ТТЛ в своей
основе имеют одну и ту же базовую схему и совместимы между
собой.
Наиболее рзвитую номенклатуру имеют стандартные серии ШЮ,
к которм относятся ИМС с е р й 155 (К155, КМ155) и 133 (КХЗЗ).
Р&зличиэ ИМС этих с е р й состоит в стойкости к климатическим
и механическим воздействиям и конструкции корпуса. Микросхемы
сходного наименования в этих с е р я х имеют одинаковые назначе­
ния выводов, электрческие и врменные параметр.
Базовым элементо^л с е р й 155 (133) является логический эле­
мент И-НЕ , которй выпускается как самостоятельная И:лс, так
и служит для построения более сложных приборов. Газовый эле­
мент ( ш с . 5) Еклэтает т р каскада: входной, рализуший л о ­
гическую функцию И на мнэгоэмиттерком т р н з и с т о р УТ1 (МЭТ)
и р з и с т о р /?у , фазорсшегляющий на т р н з и с т о р х / Г 2 , ИГ5
Ш
1 ~ Т
>Р5
иг/
у/
/21
Х5.
Х4.
УТ2
- <
2^ 2^
2^ 2^
УТ5
Рис. 3. Базовый элемент ТТЛ 155 серии
17
н резисторах
,
^ выходной усилитель ш транзисто­
рах УТ^,\/Т5
, резисторе
и диоде /275.
Рассмотрим работу базового элемшта ТТЛ. Когда на все входы
МЗТ / Г / поданы сигналы лог. " I " , все эмиттерные переходы МЭГ
будут закрыты (смещены в обратном напранлении), и ток от поло­
жительного потенциала испточника питания/''^^^ через резистор^
и открытый переход "база-коллектор" транзисторе КГ/ будет
втекать в базу транзистора УТР , открывая его до 1всы:иения.
При насыщенной транзисторе УТ2 ток^протекающий по цепи ^^^"^
1)езистор
коллектор-эмиттер / 7 1 ? б а з а - э м и т т е р
открывает транзистор У75 до насыщения, обеспечивая низкий
урювень (лог.'ОО выходного жпрлжения. Транзистор УТА при
этом закрыт, так как напряжение ш коллекторе насыщенного тран­
зистора УГ2 мало, а диод У05 создает достаточное автоматичес­
кое смешение т его эмиттере.
Когда на один или несколько входов МЭТ подается сигнал лог.
"О", соответствующий база-эмиттерный переход транзистора /77
будет смешен в прямом направлении, и ток от * К, через базаэмиттерный переход транзистора /7"/ будет вытекать из базового
элемента. Напряжение на безе /7"/ мало ( 0 , 7 . . . 0 , 4 В),в тран­
зисторы УТ2 и УТ5 закрыты. При закрытом транзисторе 1/Т2 ,
ток, протекапщй по цепи
резисторбаза-эмиттер
транзистора УТА-*-тол
УВ5
нагрузка базового элемента-^
- ^ - 1 5 , , открывает транзистор УТ4 и ва выходе базового эле­
мента устанавливается сигнал лог. " I " . Таким обрезал базовый
элемент реализует логическую операцию И-НЕ. Для ограничения
тока через открытый транзистор УТА включен резистор У?^ ,
Ко всем эмиттерам входного МЭТ подключеш так называемые
ентиойонные
да
оды У01 и УВ^ ^ огреничнЕашие импульсы
напряжения помехи отрицательной полярности.
ШС серки К155 прн высоком быстродействии, обпшржой номенк­
латуре, относительно хорошей псмехоустойчивости обладают су­
щественным недостатком - большой потребляемой мощностью. Это
заставило резрвботчнков выпустить ИМС серии К1Ь5. Коллекторные
переходы транзисторов, входящих в эта ИМС, зашунтяроЕаны диода­
ми
шоткв
, что позволяет исключить их насышение к сущест­
венно уменьалть время переключения в режиме отсечки. Эти тран­
зисторы имеют значительно меньшие размер в, как следствие, су­
щественно бояее низкие емкости переходов. В результате при том
16
'же быстродействии ЮС серии К555 имеют в 4...5 раз меньше
потребляемлто мощность. Обозначения ШС ТТЛ сервй К155 и К555
одинаково функционального назначения после номера серии содер­
жат в основном одинаковые буквенно-цифровые индексы.
2.4. Интегральные микросхемы с комплементарвымв
МДП-транзисторами •
Интегральные микросхемы ЩЩ (КМОП), построенные на основе
симметричных комплементарных структурах металл-диэлектрик
(окисел)-полупроЕодник, получают все большее распространение
благодаря малой потребляемой мощности при высокой помехоустой­
чивости и способности работать в широком диапазоне питающих
напряжений. В ЮС этого типа используется два типа МДП транзис­
торов с индуцированными каналами разного типа проводамоста.
Два таких транзистора, включенных последовательно,образуют
элементарную комплементарную структуру-инвертер (рис. 4 , а ) ,
который потребляет ничтожную статическую мощность, так как в
любом состоянии инвертора.один из транзисторов закрыт. Если
на вход поступает сигнал лог. "О", то транзистор УТ/
откры­
вается, а УТ2 закрывается и на выходе устанавливается сигнал
лог. " I " . Если на вход поступает сигнал лог. " 1 " , то открывает­
ся транзистор УТ2 , а закрывается — УТ1 и на выходе уста­
навливается напряжение лог. "О".
На основе такого инвертора реализуются мнопае логические
схемы. На рис. 4 б,в, для примера, показаны принципиальные схе­
мы двухЕХодоЕых лох^чоских элементоБ соответственно ШШ-НЕ и
И-НЕ, работа которых очевидна и не требует дополнительшх пояс­
нений. Логические элементы с большим числся* входов организованы
подобным обрезом.
2.5. Характеристики микросхем ТТЛ и КЩЩ
Основные электрические параметры базовых логических элемен­
тов определяют основные электрические характеристики практичес­
ки всех ЮС, входящих в состав серии. Эти параметры определяют
возможность совместной работы ЮС разных серий. Поэтому ряд
электрических параметров является общим для разных серий, что
позволяет сравнивать их между собой. К таким параметрам отно19
а)
УГ5
XI
У=Ш2
_^ЦV^2
Х2
УТ4
УТЗ
Х2
—11—
б)
2С
3
и
УТ2
Рис. 4. Принципиальные схемы:
а - инвертора,
б - двухвходового эле­
мента Ш1И-НЕ,
в - И-НЕ
'сятся: напряжение питания, потресЗляемая мощность, быстродейст­
вие (Рпот) * помехоустойчивость Шпо^) , коэффициент разиетвления по выходу (нагрузочная способность Арал ) , коэффициент
объединения по входу {/С^^) .
Напряжение питания. ШС ТТЛ работают при напряжении пита­
ния +5В + Ъ%, Б то время как микросхемы КМДП могут работать
в более широком диапазоне питающего напряжения от 3 до 15 В.
Быстродействие определяется следующим динамическим парамет­
ром (рис. 5):
- время задержки распространения - интервал В1)еменн между
входными и выходными сигналами, измеренными на уровне 0,5.
Время задержки распространения сигнала при включении С^^.^
и при вычислении
^^^'^
близки,но не равны, поэтому поль­
зуются усредненными параметрами
- время задержки включения с^^ и выключения . Они
измеряются на уровне 0,1 и 0,9 соответственно;
- время перехода из состояния " I " в состояние "О" {Ь*'°) и
время перехода из состояния "О" в состояние " I " .
ШС ТТЛ имеет более высокое быстродействие,чем КМДП Ш^.
Увеличение напряжения питания последних от 6 до 10 В увеличи­
вает их быстродействие более чем вдвое. •
Потребляемая мощность. ШС ТТЛ, обладая высоким быстродейст­
вием, потребляют' значительную мощность. Одна ШС серии К155
потребляет порядка 22 мВт. ИМС КМДП, обладая более низким быст­
родействием, в статическом состоянии потребляют ничтожную
мощность, которая, однако, линейно растет с повышением частоты
и вблизи ее верхнего предела приближается к потребляемой мощ­
ности И1ЛС ТТЛ.
Помехоустойчивость. Различают статическую и динамическую
помехоустойчивость. Для обоих видов помех может учитываться
воздействие напряжения высокого и низкого уровня.
Статическая помехоустойчивость по низкому и высокому уров­
ням определяется соответственно выражением
г/4, . таж ^6х. там »
ж. пкп
^4г. гЩл / .
•где 1^, ггки ,
теи
~ максимальное допустимое напря­
жение низкого уровня соответственно на выходе нагруженной и на
входе нагруяаюавй
^дыя тел .
теп
" минимальное допустимое напряжение высо­
кого уровня соответственно ш выходе нагруженной и входе наг­
ружающей Ж ] .
Статическая помехоустойчивость служит основным показателем
защищенности Ш С В справочниках приводят меньшую величину
1/^
или
Конкретные значения напряжений на выходах и входах ШС ТТЛ
и
при самых неблагоприятных сочетаниях температурных усло­
вий и напряжения питаш1Я показаны на рис. 6а и б / 4 / . Из рис.
ба и б следует, что гарантированный запас помехоустойчивости
рдиг.аков по обоим уровням
(Ип^И^)
и для ТТЛ
составил от 0,4 В, а для ЮЛЩ - 1,5 В (0,3 Ц, ) .
Динамическая помехоустойчивость выше статической, зависит
не только от типа ИМС, но и условий их работы.
Коэф(1'ИЦиент разветвления по выходу (нагрузочная способность)
К р з определяет число входов аналогичных элементов, которое
может быть подключено к выходу прдыдущего логического элемен­
та без нарушения его рботоспособности. Нагрузочная способность
ИМС ТТЛ опрделяется табл. 2.4
Таблица 2.4
Нагружаемые
серии
Стандартные (К155,133)
Шс т ; ^ е йст Е^щи е
Микромоашые
(х34, КР134)
^Готки (530,531)
."Иаломощные (53о,К555)
К рвз
К155
133
130
131
134
КР134
530
531
533
К555
10
8
40
8
20
12
10
50
10
25
2
I
20
I
10
12
10
100
10
50
5
4
40
4
20
К:.1ДПГСЛСимеют высокую нагрузочную способность до 1X0 вхо­
дов тагах же схем ьв частотах до нескольких килогерц.
22
Коэффициент объединения по входу (Кд^) определяет число
входов ИШ. Основные ИМС выпускаются с небольшим числом входов
(до 4 ) . Имеются в ряде серий ИМС с числом входов, равным вось­
ми. Для увеличения числа входов в отдельных ИМС имеются входы
для подключения схем расширения, увеличивающих число входов о с ­
новной схемы.
3. ИНГЕГРАЛЫШЕ СХЕМЫ МАЛОЙ СТЕПЕНИ ИНТЕГРАЦИИ
3.1. Логические элементы
Логический элемент или вентиль - это схема (в данном случае
микросхема)^реализуюивя одну из основных логических функций,
Каздый логический элемент имеет один или более входов и один
выход. Логический сигнал, вырабатываемый на выходе элемента,
определяется логическими сигналами, поданными на его входы.
Соотношения между входными и выходными сигналами любого элемен­
та, характеризующие его функционирование, могут быть представ­
лены в виде логического выражения, таблицы истинности, карты
Карно.
На принципиальных схемах логические элементы согласно ГОСТ
2.743-82 "Обозначения условные графические в схемах. Элементы
цифровой техники" обозначают в виде прямоугольника (основное
поле). В верхней части основного поля помешают обозначение
функции, выполняемой элементом: I для ИЛИ,<& для И, = I для иск­
лючающего ИЛИ. Входы элементов изображают с левой стороны пря­
моугольника, а выходы - с правой. Допускается другая ориентация'
прямоугольника, п р которюй входы рсполагают сверо^, а выходы
снизу.
В табл. 3.1 прведены условные обозначения и таблицы истанности основных логических элементов с одним и двумя входами.
В состав с е р й нердко включают ИМС, содержащие логические эле­
менты на 2,3,4,6,8,9 входов.
3.2, Универсальные логические элементы
Известно [ 2 ] , что булева а л г е б р содержит т р логичес­
ких оперция И, ИЛИ, НЕ. Поэтому на соответствующих логических
элетентах И, И.ЧИ, НЕ (см. табл. 3.1) можно построить любую л о ­
гическую схему, рализупцую заданную логическую функцию. Однако
24
Таблица 3 . 1 .
Логическая
функция
Усиление
*1н версия
Условное графи­
ческое обозначе­
ние
X/ >
У
Х'(
V
Дизъюнкция
ИЛИ
^/=Ж^•^X2
Штрих Шеффера
И-НЕ
у-ХАХ2
Стрелка Пирса
ИЛИ-НЕ
у-хих2
Исключающее
ИЛИ
у =Х-/ФХ2
И-Г'11У1-НЕ
у =
&
Х2
XV У
Х2
XV &
^ у
Х2_
XV V
<
хг
XV = /
Х2_
Х2_
x^x2+хзх^
Х<г
\
1
ХУ 0
0
у
/
V
XV 0
У V
у=х7
Конъюнкция
и
у = Х^Х2
Таблица
истинности
/
^ у
XV 0
Х2 0
У 0
V
0
0
•<
0
V
V
XV 0
Х2 0
5/ 0
V
0
-/
0
V
V
-<
V
XV 0
Х2 0
У 4
V
V
0
V
У
0
XV 0
Х2 0
V
V
0
0
V
V
XV 0
Х2 0
У 0
V
0
V
0
V
У
4
0
Х<Х2 0
Х5Х4 0
У V
V
0
0
0
V
0
4
4
0
V
V
0
25
бналиэ логических функций И-КЕ и ИЛИ-НЕ приЕодит к ныводу, что
помощью только одной из зтих операций можно реализовать все
т р базксные булевы операции У.,У,Ш,Ш. Следовательно,лотаческие
схемы И-НЕ и ИЛИ-НЕ обладают СВОЙСТЕОЫ универсальности, кото^уг легко показать с псыощью следующих выражений, вытекающих из
законов де Мсргаш:
для схемы И-НЕ
для схемы ИЛИ-НЕ
X, Х^ - (х^ -Х^) ,
Х^ Ху = (Х^*Х1)
(Х~П(,) ;
Х^*х^ = (хГх4) {х^ х^) ; Х,*х,=7х^х,)*1х,-^х,) .
Схемная реализация этих выражений на базе ИШ И-НЕ и ИЛИ-НЕ
показана соотвегствекно на рис. 7 , а , б .
Благодаря такой универсальности с псмощью только ИШ И-НЕ
или ИЛИ-НЕ можно реализовать любую комбинационную схему. В
то же время в состав серий ИШ вклвчавэтся более мощные ШУС,
например, структуре И-ИЛ1'-НЕ и И-ИЛИ, обладающие большей
функциональной гибкостью и позволяющие совместно со схемами
И-КЕ и ИЛИ-НЕ строить балее рациональные структури..
Логические элементы И-НЕ выпускаются в виде отдельных ИШ
и резличаются количеством входов и организаций выходного кас­
када. Они характерны для серий ТТЛ и входят в состав серий
ШШ. Крхлае ИШ базового элементе ТТЛ К155 ЛА1, вминающей
два элемента 4И-НЕ (2х4И-НЕ) (рнс. 3 ),в состав этой серии
входят логические элементы К155ЛЛ2-аИ-НЕ, К155 ЛАЗ-4х211-НЕ,
К155 ЛА4 - ЗхЗИ-НЕ.имеппие аналогичные электрические и временныэ характеристики. ИШ К555ЛА6 (214И-НЕ) и К555ЛА12 (4x2 И-НЕ)
имевзт по выходу до 30 входов той же серии . Б состав серии
ТТЛ ЕХ0Д1Т так же ИШ 214;;-НЕ (К555 ЛА7 и К155ЛА8, ЗхЗИ-.'1Е
(К55ЛЛ1С),4х2И-НЕ (К555^13), имешие выходной каскад с откр!*тым коллектора*, особенности применения которых будут гассмотрень ниже.
В с'ставе сери!! КМЛП включены злэмента И-НЕ, имеБзше два
(К56Ш7-4Х2И-НБ), три (К561ЛА9-313И-КЕ) и четыре (Г:56Г:А8214И-НЕ) входа.
^6.
И-НЕ
ИЛИ-НЕ
•НЕ"
ХУ
X/
15"
Х/Х2
"И" 72
ТГ\Х1-Х2
Х2
Л/*Ж2
'ИЛИ"
XI
Х2
1
4>чп*2
Х2
1-
1
Рис. 7. Свойство универсальности ИМС:
а - И-Г:Е, б - /ИИ-НЕ
27
Логические элемента ШШ-НЕ выпускаются в виде отдельных мик­
росхем, отличаются количествсм входов и входят в состав серий
та и КЩЩ. Так, например, в серии ТТЛ это К555ЛЕ1 (4х2ИЖ-НЕ),
К555ЛЕ4 (ЗхЗИЛИ-НЕ), в серии КЩШ - К561ЛЕ5 (4х2ИЛИ-НЕ), К561
ЛЕ6(2х4 ИЛИ-НЕ), К56Ш10 (3x3 ИЛИ-НЕ).
3.3. Дополнительные логические элементы
Креме универсальных логических элементов в состав серий ШС
входят следующие дополнительные логические элементы.
Логические элементы НЕ (инверторы) входят в состав серий
ТТЛ и К11Щ1. Б серии ТТЛ входят, например, ИМС К555ЛН1, включаю­
щая шесть инверторов и ИМС К555ЛН2, содержапея также шесть ин­
верторов, имеющих выход с открытым коллектором. В серии Ш'С
К1/ДП имеется схема К561ЛН2, включающая шесть мощных инверторов, которые, кроме выполнения логической функции НЕ, используются
для различных видов электрического согласования: слаботочных ис­
точников сигналов с низкоомной и емкостной нагрузкой, логических
уровней КМДП ИМС с уровнями ТТЛ, группы источников сигналов с
магистралью и т . д . Поэтому ИМС К561ЛН2 часто называют инверти­
рующий буферный усилитель.
Неинвертирующий буферный усилитель - ИМС К564ПУ4 включает
шесть мощных усилителей. Используется как ИМС К564ЛН2 для элект­
рического согласования отдельных элементов.
Логический элемент "Исключакнцее ИЛИ" выпускается в виде от­
дельных ШИС. В состав серии ТТЛ входит ИМСК 555 ЛП5, К555ЛП12,
а серии КМДП - К561ЛП4, содержащие в однш корпусе 4 двухвходовых элемента. ИМС К555ЛШ2 имеет выходы с открытым коллектором.
Операция "исключающее ИЖ" соответствует арифметическому сложе­
нию одноразрядных двоичных чисел без переноса. Поэтому эту опе­
рацию часто юзывают "сложение по модулю два". Из таблицы и с ­
тинности можно заметить, что если на один из входов подать лог.
"О", то выход схемы соответствует сигналу на другом входе. При
наличии на одном из входов лог. " I " элемент работает как инвер­
тор. Эти ИМС используют при построении комбинационных устройств,
для сравнения двоичных кодов, в качестве удвоителей частоты
для генерации импульсных сигналов.
Логичесжий элемент И в1^одит в состг.в серий ТТЛ в виде сле28
"дующих ШС: К555ЛИ1 (4х2И), К555Ж2 (4х2И, выходной каскад (Ж),
К555-ЛИЗ (ЗхЗИ), К555ЛИЧ (ЗхЗИ, ВК с ОК), К555Ж6 (2х4И).
Логический элемент ИЛИ в составе серий ТТЛ выпускается в ви­
де Ш€: К555ЛЛ1 (4х2ИЖ).
Следует отметить, что логаческае элементы И и ИЛИ дефицитны
и используются ос&чно э серийно выпускаемых ЭШ.
Логический элемент И-ИЖ входит в состав серий КМДП И1ЛС.
Напрнмер^ИЖ К561 ЛС2 (рис. 8,а) включает четыре логических эле­
мента И-ИЖ. Каждый логический элемент содержит два инфорлационных входа XI и 1/^ и один выход ^^ , Креме того Ш^С имеет
общие для всех четырех элементов управляющие входы 1^ и
Каждый элемент реализует функцию
^^ - Х^!^ * у^Уу .
Работу схемы поясняет ее таблица истинности ( р с . 8,6). Эти
находят широкое прменение п р рализации рзличных логических
функций, комглутаторсЕ-селекторов, цифровых мультиплексоров,
пробрзователей и других устройств.
Логический элемент И-ИЯИ-НЕ имеется только в ТТЛ. В этом
элементе вначале релизуется функция И для группы входов. Затем
функция ИЖ для рзультатов каждой функции И и, наконец, выпол­
няется функция НЕ. В составе с е р й К155 в К555 имеются: К155ЛР1
(2-2И-2ИЖ-НЕ) ( р с . 9 , а ) , К155ЛРЗ (2-2-2-ЗИ-4ИЖ-НЕ) ( р с .
9,6), К155ЛР4 и К555ЛР4 (4-4И-2ИЖ-НЕ) ( р с . 9 , в ) , К555ЛР11
(2-2И-2ИЖ-НЕ и 2-ЗИ-2ИЖ-НЕ). Эти ШС обладают большой функцио­
нальной гибкостью, экономичны п р рализации комбинированных
структур и имеют возможность рсширния по Или с помощью спе­
циальных ШС-рсширтелей по ИЖ: ШС К155 ЛД1 (два четырхвхоДОЕЫХ рсширтеля по ИЖ) ( р с . 9,г) ИШ 155ЛДЗ (восьмивходов
р с ш и р т е л ь по ИЖ) ( р с . 9 , д ) . Для подключения р с ш и р т е л я по
ИЖ основная схема И-ИЖ-НЕ имеет специальные входы (А и В), к
которы1л можно подсоединять несколько р с п и р т е л е й . Каждый р с ­
ширтель задерживает сигнал на 3...5 в с .
Двунапрвленный логический ключ (двунапрвленный перключатель) специфичен для ШС КМДП, не имеет функциона.льных анало­
гов с р д и других с е р й И1С, прдназначен для коммутации цифро­
вых и аналоговых сигналов.
Простейший в а р а н т двунапрвлеиного ключа ( р с . 10,а) состо­
ит из двух МДП-трнзисторон с р-и
л-каналами. Объединенные
стоки и истоки обоих трнзисторов имеют выводы, представляющие
^1
Х( У.
МX
д V
1
0
1 0
1
1
л)
0
0
1
1
1
К
0
1
0
1
4
У
1
01
0
1
(
1
б)
Рис. 3. 'МС К561ЛС2: а - условное графическое обозначение,
б - 7а';лииа истинности
и.
У1
Х2.
хг
^2
—А
— в
т
в
б)
5
В)
&.
хГ
X?
В
Х7
д)
г)
Рис. 9. Логический элемент И-ИПИ-НЕ: а - К155ЛР1,
б - К155ЛРЗ, в - К155ЛР4 и расширитель по
ША: г - К155ЛД1. д - К155ЛДЗ
1
г
Е 1
Е
*^у) 1 ^ ^ ^ ^ ^^^^
Е 1
2
а)
б)
Н
•
Рис. 1С. Двунаправленный ключ: а - принципиальная
схема, 5 - условное графическое обозначение
ИМС К561КТЗ
31
собой входы (ж) - выходы (у) двунаправленного ключа. Управляют­
ся транзисторы взаимнойнверсными сигналами / ' и ^^ , которые
подаются ва их затворы.
Напряжение питания ^ [ ^ ^ ^
подается на выводы подложек.
Бели одновременно / =
и /~Ц,2
, то оба транзистсн
ра открыты, ключ имеет двустороннвзю проводимость, при небольшса*
сопротивлении проводящего канала (100... 1000 С»Й).
Диапазон коммутируемых напряжений должен быть не более
1/гц ~ Ц,г '
Изменяя значения 1Лм и Ц,^ , определяем
тем самым соответственно верхний и нижний пределы ком:.:утирувмого напряжения. Например, п р 1/^^-7,53,
и^2=-7,5 В
можно
коммутировать сигналы с амплитудой до + 7,5В, а п р
=15В,
= О - однополярше сигналы в диапазоне 0 . . . 15В.
Длг закрвания ключа достаточно изменить значение упрвляющего спряжения на затвор-с обоих трнзисторов ( / = 6 ^ ^ ;
П р этом сопротивленве между выводами ж н у
будет более
10^ Ом.
В ШС используются усоверенствованные ключи, включающие
дополнительный трнзистор, уп^евляющий смещением подложки
п -канального т р н з и с т о р и инвертор. Дополнительный т р н з и с ­
тор позволяет стабилизировать сопротивление откртого ключа
во всем диапазоне изменения коммутируемого напряжения, а инвер­
тор обеспечивает упрвление от одного упрвляющего сигнала.
Прмером двунапрвленного ключа может служить ИМС К561 КТЗ,
включающая четыр клю^а, прдшзначенных для коммутации цифро­
вых и аналоговых сигдалов с током коммутации до 10 мА. ИМС
564КТЗ имеет два источника питания 1/^ и
. Условное гра­
фическое обозначение прведено да р с . 10,6. В основном поле
поыеаают обычно либо обозначение "5У" или "К", либо грвч^ичесК09 обозначение замьгкаюиего контакта р л е (——^—).
УпрЕле1ше осуществляется по входу У , п р подаче на вход
сигнада лог. " I " ключ открвается, п р лог. "О" - з а к р в а е т с я .
Рексмендуемые рвимы рботы прведены в табл. 3.2.
Таблг^га 3.2.
У.В
15
0
0
15
10
^4
.в
От 0 до 15
От 0 до 10
-ип2,
в
0
-7,5
- 5
-2,5
5
7,5
5
2,5
К В
5
7,5
5
2,5
1/0., В
От
От
От
От
0 до 5
-7,5 до +7,5
-5 до +5
-2,5 до +2,5
Двунапрепленные ключи находят разнообразное применение при
реализации различных логических функций, двунаправленных муль­
типлексоров, переключателей и других устройств.
3.4. Интегральные микросхеш с открытым коллектором
У интегральных микросхем с открытым коллектором (ОК) выход­
ной каскад представляет собой транзистор со свободным коллекто­
ром (рис. 1 1 , а ) . Для нормальной работы такой ИМС коллектор вы­
ходного транзистора необходимо подаслючить через внешнюю нагруз­
ку к "+" источника питания. 3 качестве нагрузки обычно исполь­
зуется резистор, элемент индикации, реле и т . п .
ШС ОК выпускаются различного функционального назначения,
как комбинационные, так и последовательные. Для обозначения ОК
т чертежах используется специальный символ ^ или XX •
который записывается для логических элементов в основном поле
без пробела после символа его функции (рнс. 11,6) или в верхней
строке правого дополнительного поля СИС и ШС.
Некоторые типы ИМС логических элементов серий Т1'Л о СК при­
ведены в табл. 3.3.
Таблица 3.3.
Тип ИШ
К155ЛН2; К555ЛН2
К155ЛНЗ
К155ЛНЧ
К155ЛА7, К555ЛА7
К155ЛА8, К555ДА9
К155М10, К555ЛА10
Функциональное назначение
6 инверторов (НЕ)
б инверторов с повышенгаш коллек­
торным напряжением
6 буферных формирователей
2x4 И-НЕ
4Х2И-НЕ
ЗхЗИ-НЕ
33
АО,
Рис. 12. Монтажная логика: а - реализация на ШС ТТ;.
И-НЕ, б - условное обозначение
'^ункциокальноэ назначение
К155ЛА11
К155и1А13, К555ЛА13
К555.Ш2
К555^'Ш4
К155ЛЛ2
К555ЛШ2
4x2 Н-НЕ с повышен^1I»^^: г*" тлекторным
напряжением
4x2 И-КЕ - буферные формирователи
4х2й
ЗхЗИ
2х2ИЛИ
4 "исключающее ИЛИ"
И.Ю с ОК жи1ли широкое применение в основнал при:
- упраЕ-1ении внешней нагрузкой, подключаемой к источнику
поло;л"тельного напряжния, превышающего напряжение питания
ШУС;
- организации монтажной логики.
Примерогл №С первого типа могут служить КI55^'•^^3, К155ЛА11.
Последняя, например, позволяет подводить к выходному транзис­
тору до 30 В (рис. I I , в ) .
Под мснтажнсй лога кой понимают возможность реализации логи­
ческой функции путем простого соединения логических выходов
нескольких Ш С
На рнс. 12,а представлены две ИМС И-НЕ с ОК ТТЛ, выходы
которых соединены. Поведение такой схемы описано в табл. 3.4.
Таблица 3.4.
Состояния транзисторов
УТ2
Без соеди нения
Уг
Общий
выход
открыт
открыт
низкий
низкий
{ШЗКИЙ
открыт
закрыт
низвай
высокий
низкий
открыт
высокий
низьсий
•азкий
закрш"
высокий
высокий
высокий
закрыт
закрыт
Из табл. 5.-^ следует, что в рамках положительной логики
подключение нескольких ОК к общей нагрузке реализует логичес­
кую операцию И (монтажное И). В целом схема реализует суперпо35
зицию логических функций: И от двух И-Ж. Два логических уров­
ня реализованы при использовании лишь одного уровня 1М:, При
этш следует иметь ввиду, что выходные результаты, выдаваемые
каждой схемой теряются.
В рамках отрицательной логики в данной схеме реализуется
логическая операция ИЛИ (монтажное ИЛИ).
На чертежах, согласно ГОСТ 2.743-82, монтажную логику допус­
кается представлять в виде элемента монтажной логаки (ряс. 12,6).
в поле которого в зависимости от вида логической функции, выпол­
няемой системой элемента, указывают символы & О
или Д XX
(монтажное И),или / О , или УП
(монтажное ИДО.
Использование монтажной логики позволяет без всяких затрат
реализовать логические функции без дополнительной временной
задержки. Число соединяемых ШС с ОК может быть достаточно ве­
лико. При этом надежность работы монтажной логики существенно
зависит от величины резистора /?у , которая должна выбираться
в зависимости от требуемого коэфф1!Циента объединения по выходу
^об.Выл
(число объединенных выходов) и числа похсключенных
входов (нагрузок) К раз, согласно выражению ( р ю . 13):
// -//" 7/ - //'
так
'•'вьт
^ /р ^
^»*г
где , /^^ , . - входной и выходной теки, ^лА;
- резистор, кОм.
Максимальное быстродействие монтажной логики достигается
при зшчении резистора /?/, равномего минимальному значению.
Однако, при этом будет шксимальная потребляемая мощность.
Кроме того, при выборе величины резистора 9^ следует иметь
ввиду, что при лог. "О" на выходе монтажной логики ток через
резистор /?^ и нагрузочный ток входов Ж-нагрузок не далжен
превышть допустимую величину тока открытого коллектора.
ШС с ОК находят лирокое применение пра построен;1и ^шкроэлектронных систем с жестким в габким управлением, например, при орь
ганизации шин (магистралей) обмена ияфор^шцией.
3.5. Интегральные откро^Х1-:мы с тремя выходными состояниями
ИМС с открытым кол-1екторек по сравнению с обычными имеют по36
а)
б)
Рис. 13. Выходные и входные токи в схемах с монта-чной
логикой при выходных напряжениях: а - высокого,
б - низкого уровней
Входы
Х2 XV V
0 0 /
0 1 /
1 0 V
1 У V
X X 0
у
/
1
0
7.
б)
Рис. 14. Логический элемент ИЛ И-НЕ с тремя состояниями:
а - принципиальная схема, б - таблица истинности
37
•ниженное й^стродействие и помехоустойчивозть. Объединение вы­
ходов обычных иге, имеющих активную нагрузку в выходнш каска­
де, в монтажную логику без дополнительных внешних элементов недопуст;1МО, так как когда у одной ИМС будет открыт верхний вы­
ходной транзистор, а у другой пилений, то через них будет про­
ходить слишком большой ток, который может вывести их из строя.
Совмещение преимущества монтажной логики с быстродействием
и помехоустойчивостью ИЖ^имеющих активную нагрузку, возможно
путем применения И1ЛС с тремя выходными состояниями (с тремя
С0СТ0ЯНИЯ1ЛИ или трястабильные схемы).
с тремя выходными состояниями, кроме двух обычных логи­
ческих состояний.лог. " I " или лог. "О", имеют третье состояние
выхода, при котором выходная линия находится в "плаваюсвм"
(а.-л "свободном", или "неуправляемом") режиме, что равносильно
отключению Ш!С от нагрузки. Часто третье состояние называют
состоянием с высоким выходным сопротивлением или высоким импегансом. Перевод в третье состояние осуществляется по специаль­
ному входу.'
На рис. 14,а приведена упрощенная принципиальная схегла №ЛС
ТТЛ с тремя состояниями, реализуюивя функцию И-НЕ. Эта схема
отличается от (йзовой (рис. 3) наличием ля ода
, катод
которого, соединенный с одним из эмиттеров входного транзисто­
ра, образует вход разрешения (V) . При наличии на входе раз­
решения сигнала лог. " I " схема действует как обычная
ТТЛ
(рис. 14,6), так как диод ]/01 смещен в обратном направлении
и вместе с подключенным к нему эмиттером выведен из игры. При
подаче на вход разрещения лог. "О" оба выходных транзистора
УТ5 и ^Т^
закрываются. Транзистор УТА закрыт, посколь­
ку на эмиттер входного транзистора КГ/ подан лог. "О", а
транзистор ^ТЗ - диод смещен в пряглсгл напревлении и на его
базе устанавливается низкий потенциал. Таким образом схема
устанавливается в третье состояние за счет перевода обоих вы­
х о д а х транзисторов ]/Т5 и \/ТА в состояние отсечки, значе";!Я сигналов при этсгл на входах
и X, безразлично (х) .
В зависимости от конкретного ти'па 1ЫС перевод схемы в третье
состояние может осуществляться сигналами высокого или низкого
уровня.
/1:<1С с тремя состояниями выпускаются различного функциональ­
ного назначения, как коибинационные, так и последовательные.
зе
Для обозначения шличия третьего состояния в таблицах истиннос­
ти используется символ 2' , а на чертежах символы ^
или 2 ^
котошй записывается длч логических элементов в основнсз^! поле
без прооела после символа его функции (&^)
или в верхней
строке прг^ЕОго цополнительного поля СИС или Б1С.
СХЕ.:.С; с тремя состояниями нашли широкое применение и в
др^'гих сериях, напрмер, среди К/цЩ ШС.
»11.-.ея у.лучшенные характер! с тики по сравнению со схемаш с
0К,1;..1С с тремя состояниями с успехе»! заменяют их особенно прш
орга;й;зации магастралей обмена информацией.
3.6. Свободные логические элементы и входы логаческих
элементов
При построении микроэлектронных систем нередко отдельные
логические элементы, входящие в состав кристалла,могут не и с ­
пользоваться. Входы таких элементов целесообразно соединять
так, чтобы их выходы имели высокий потенциал. Например,входы
свободных элементов И-НЕ, ШШ-НЕ следует соединить с общей
шиной, так как при этом ю их выходе установится сигнал лог.
" I " , который можно использовать в схеме, и рзассеиваемая ими
мощность будет минимальной.
Свободные логические входы действующих элементов можно
соединять либо с работающими, либо подавать на них в зависи­
мости от л о т к и работы элемента сигнал лог.'о'или л о г . ' ! . "
Б КЛС ТТЛ предпочтительнее второй метод. При этом если ю
свободные входы следует подать лог. * О "(элементы ИЛИ,11ЯИ-НЕ),
то их соединяют с общей шиной, если — лог. I (элементы И,
И-г1Е, НЕ), то наиболее целесообразно свободные входы через
резистор I г'Х'" подключать к +5В источника пита!шя. К каждокту
резистиру допускается подключение до 20 свободных входов Ш.К
ТТЛ серии 155. Возможны и друпае спосос&1 получения лог. " I " :
выход свободного логического элемента И-НЕ, входы которого
соединены с общей шиной,и напряжение 2 , 4 . . . 3 , 6 В от другого
источника питания.
Лрх. использовалж первого метода увеличивается входная
е:а:ость, увеличивается ток переключения и уменьшается быстрюДг^сТ2::с.
^:; ШЛС КМОП так-.е возможны рассмотренные два метода. Однако
39
слелует итеть в зкду.что метод объединения 'свободных входов о
рвбота;ДЩ1Ш целесообразно использовать при защите от помех,
Еозникак>т.:х в общей шине, а метод подключения свободных входов
к сигналом лог."с"или л о . ' I * - при защите от помех, возникающих
в 1;1!ие '''О^ . В качестве источников сигналов лог.''1"и лог."О ис­
пользуются непосредственно паложительный полюс источника питакпя (^Уп) и обдая шина.
4. К0МВ'1КАЦК0}П5ЫЕ СШЛЫ СРЩЕЙ СТЕПЕНИ ИНТЕГРАЦИИ
4 . 1 . МультЕПлексорп
:;1ульт-лглексор (от англ. тиИСрСех - многократный) - это упрааляоглый кодом чою-:ут5Тор одного из своих входов на выход. С
помои;ью мулышлексора осуществляется времешое разделение инфорглацнк, посаупяющей по разным каналам. Мультиплексоры облада­
ют двут.У! грг,'ппагл1 входов и одним, реже двумя - взаимодополняю.икми выходами Одни входы инфор^Vационные, а другие служат для
упроиленЕЛ. К КИМ отнхятся адресные и разрешающие (стробируюЩ15е) входи. Если мультиплексор имеет п адресных входов, то
число ннфор.иционних входов будет 2"
(рис. 15). В зависи­
мости от кодовой ксу.';;1нации на адресных входах Ао,-..,Ап
,
соответптЕуй'-цяй Енфоржчцпонный вход Д "соединяется" с выхо­
дом к в/.одной сигнал с входа Д
в инверсном виде передается
на выход У .
'Лультиплехсоры ТТЛ, выполненные в виде самостоятельных мик­
росхем, рпг'/ычг^ютс я главным образш числом информационных и а д ­
ресных входов, нал:1чием или отсутствием разрешающего входа, а
также ларактсрш выходных сигналов, которые могут быть прямыми,
инворсны1да или парными. Условные изображения и таблицы состоя­
ний л7льтиплгксоров ТТЛ представлены та рис. 15. В мультиплек­
сорах ТТЛ входше инфорглационные сигналы проходят через несколь­
ко логических элементов. Поэталу такие приборы могут обрабаты­
вать только импульсные сигналы, логические уровни которых нахскдятся в пределах, допустимых для устройств ТТЛ.
Мульт-иплексоры К1Л0П строятся иначе, на основе дешифраторов
и ДЕунаправленных вентильных ключей. Поскольку ключи КМОП об­
ладают способностью проводить ток в двух направлениях, такие
мультиплексоры глогут быть использованы и в обращенном режиме в
40
них
них
V
0
о
0
0
Рис. 15. Условное обозначение муль­
типлексора :5 -стробирующий
вход: при5 =0 - кристалл
выбран, при^ =1" не
• работает, У=1
- информационные
входы, До.-.уи - адресные
Входы
входы
п С В А вот
тшд5пыу^ш
мм
0 0 0 0'ЛУ1 X X X X XXX
XX
о о о 4 ХУоХХ X X XX X
XX
00 1 ОХ
Х%ХXXXXX
X4
0 01 /
ХХХ'/оХХХХХ
%Х
0 4 4 4 О X X X XX X X X X
X''%У4
01 1 1 1X X X X X X X X X
1 X X X X X X X X X X X X X XXXX
100 них
101
102
103\
— 200
-201
— от
— 2Ю
— А
— а
1Р
2Р
V
0
0
0
0
1
В
0
0
4
1
X
Вх о
А оо
0 */о
1 X
0 X
1 X
X X
ды
2)1 В2
X X
X
X Уо
X X
X X
X
X
X
Уо
X
/9ь/мды
Уо
Уо
Уо
Уо
0
б)
Рио. 16, Мультиплексоры ТТЛ: а - ИМС К155КП1,
б - ИМС К155КП2 .
.41
4
т
1И них
— 02
05
ВА
05
Об
п?
А
— В
с
• во
0<
02
03
ОА
05
06
т
А
В
С
С
0
0
а
0
0
Входы
А ВО в<
0 % X
У X Уо
Вы­
П7 ход
X 0/4
X "Л
у
/
/
Уо 0/4
X
X
В)
мих
V
0
0
с
0
0
В
0
0
0
у
1
X
у
X
в X с> д ы
А ЛО 2?/
0 Уо X
у X V^
у
X
X
X
X
X
вг
X
X
X
Выходы
Р р
Уо °/<
Уо °А
Уо Уо
X 0
г)
^ис. 16. Мультиплексоры ТТЛ (продолжение):
в - ШС К155КП5, г - ШС К155КП7
1
качестве демультиплексоров - устройств, коммутирующих сигналы
от одной шины к нескольким. Эти устройства нередко так и назы­
вают - мультиплеКСор-демультиплексор, ко«»'уг?.''"пр. селектор.
В отличие от мультиплексоров ГГЛ здесь сигнал от входь
вы­
ходу проходит без преобразования его в промежуточных элементах
микросхемы, поэтстлу прибор КМОП-структур с рвным успехом мо­
гут быть использованы для комглутации как импульсных, так Й ана­
логовых сигналов. Примерами мультиплексоров КМОП-структур мо­
гут служить ИЖ 564КП2 и ИЖ564КП1.
У мультиплексоров, выпускаемых в виде самостоятельных изде­
лий, число инфорлационных входов не првышает шестнадцати.
Большее число входов обеспечивается путем нарщивания. Наращи­
вание можно выполнять двумя способами; объединением нескольких
мультиплексоров в пирмидальную систему (рис. 17) либо последо­
вательным соединением рзршающих входов и внешних логических
элементов (рис. 18). На прктике прменяют оба метода.
^•-.2. Реализация комбинационных логических функций на
мультиплекоорах
^ л ь т а п л е к с о р - универсальные логические элементы.
(Лультиплексор позволяют релизовать любую логическую функцию
К+1 перменной, где К - число адрсных входов мультиплексор,
заменяя п р этом несколько корпусов логических элементов малой
степени интвгрции (И,ИЛИ,НЕ и д р . ) . Известно несколько методов
синтеза таких схем на основе карты Карно, логического урвнения
или таблицы истинности /2 / .
Наиболее просто рализуются логаческие функции на мультип­
лексорах, когда число логических перменных р в н о количеству
их адрсных входов.
В качестве пример р с с м о т р м логическую функцию
у(Хо.Х^,^^)^
соответствующую карте Карно ( р с . 1 9 , а ) . Анализ этой карты
Карно показывает, что функция у (Хо,*"», Хг,»г>)
равна лог, " I "
п р следующих наборх перменных 12^1^
'• 0^1; 010; 011;
100, а лог. "О" п р - ООО; 101; ПО; I I I . Следовательно для
рализации этой функции на мультиплексор 8:1, напрмер К155КП7
( р с . 19,6), достаточно на адрсные входы А^, '^т, А2 подать
соответственно сигналы
Хо , Х^, Х2
. а инфорглацииные входы
Д1,Д2,Д5,ДА
соедигаать с лог. " I " , а входы ДО ^ / / 5 ,
Дд , Д7
- с лог. "О". Эту же функцию можно рализовать
и на мультиплексор 4 : 1 , например половине ИЖ К155 КП2 ( р с .
43
^1
5
Ж
^ 4
ТЛ
со
•=1
5
О
О.
о
о
Щ
ч
с
Е<
в
г
(О I—I
о, ..
с со
5
о
к
а,
т
ЕС
ш
ш
о
X
о
Со\2
Гсо
О
X
о
5»
00
с5
ч
"^43 Со
5^00 со
о 1^ 11 ^
44
. >1
Ж
1
00
04
40 40
а)
'-во
•И0]/^Х
•В4
•т
• т
б)
Рис. 19. Реализация логической функции, заданной картой
Карно (а) на мультиплексоре К15ЖП7 (б) и
К155КП2 (в)
К
^3
0
4
0
4
0
4
0
4
0
1
0
1
0
1
0
1
Д
мих
0 0 0
0
0
т
0 0 0
0 4 0 л
2
пз
1
0 4 0 и
4 0 0
05
0
2
4 0
0
07
4 4 0
3
1 1 4
Л,
0 0 0
А,
Хг
0
0 0 0
4 0
0
5
0 4 4 X,
б)
4 0 0
6
4 0 4 ^5
4 4
4
7
4 4 4 ^
в)
Рис. 20. Реализация логической функции 4^ переменных
( :1=1у1^Ц^) не мультиплексоре К155КП7
0
0
0
0
0
0
0
0
4
1
4
1
4
4
4
4
1 9 , в ) . В этом случае число логических переменных ( х , ,Х,,Хо)
на единицу больше числа адресных входов мультиплексора
(Ад.Л^^
поэтому синтез схемы выполняется иначе. Преобразуем карту Кар­
но ( р с. 20 ) в таблицу истинности, добавив к ней для удобст­
ва один столбец слева (К), опрделяющий номер информационных
входа и один столбец с п р в а
(/1^) , в котором записываются
логические величины, поступающие ш с вход.
Таблица ^-1
К
0
I
2
3
^.
у
0 1
0
0
0
0
1-1. _
0
I
I
0
I 1
0
I
1 I
I 1
I
0 '
; 0
I 1
I
0
I
I
I
I
\
0 1
1 °
Д:
0;
0!
I
^0
0
Разобьем табл. ^+.1 на группы по две строки. В каждой груп­
пе логические перменные
и Х< неизменны, х„ имеет два
состояния ("О" и " I " ) , а выходной сигнал у
может иметь одно
из четырх состояний 1,0, Х„ , Хд . Если подать логические пе­
рменные X, и >^ соответственно на адрсные входы мультиплек­
с о р Ад ъ А^ , ТО конкртный шбор ЭТИХ перемонных будет
определять в двоичной системе счисления номер группы табл. 4.1
и ин.1^.орлационного входа, который при этсм будет соединяться
с Еыходш у . Анализ сигналов Хд и у табл. 4.1 позволяет
зспол:1;1Ть столбец
. Подавая на информационные входы Дс
согласно табл. 4.1
постоянные логические сигналы " I " и "О"
и перменные - х<, и Хд , получим схему,рализующую задан­
ную функцию (рис. 19,в).
Разделение логических перменных на адрсные и инфорацион­
ные определяется простотой схетлной рализации.
Рассмотри еще один п р м е р , в котором на информационные
46
•вхот мультиплексора подается логическая переменная старпЕГО
разряда. Пусть требуется ва мультиплексоре 8:1 реализовать
функцию четырех переменных
У= ХзХ^Л.Хо + X^X^X^Xо + ХуХ^Х.Хо +
+ ХуХ^Х^Хд + X^X^X^Xо •
Примем, что переменные младших трех разрядов ХгХ^Хд будем
подавать на адресные входы мультиплексора, а Хз-на информацион­
ные входы. По логическому выражению составим таблицу истинности
( р с . 2 0 , а ) , сгруппировав по два н а б о р переменных так, чтс в
каждой группе ЛгХ^Хо неизменны, а х , имеет два состояния,
а выходной сигнал может иметь одно из четырх значений
;
у-О ; у~Х^
; У~Хз .
Схемщя рализация этой функции
показана на р с . 20,6.
Приведенные п р м е р позволяют сфорлулнровать следуюсдай а л г о р т м рализации комбинационных функций на мультиплексорх:
- р з д е л и т ь входные логические переменные на адрсные и
инфорлационные;
- определить значения выходных перменных для всех наборов
логических переменных;
- и з о б р з и т ь лопаческую схему на мультиплексорх, рализующую трбуемые функции.
Р&ссмотрнный метод построения комбинационных схем на муль­
типлексорх позволяет сокртить число корпусов интегрльных
микросхем малой степени интегрции, число соединений и объем
пайки.
4.3. Дешифртор и демультиплексо.ш
Дешифртор и де мультиплексор, оформленные как микросхемы
с р д н е й степени интегрции ( р с . 2 1 ) , широко применяются в инфорици они 0-и змери тельной технике. Как и мультиплексоры, они
часто используются в сочетании со счетчиками и р г и с т р к и .
Они служат в качестве коммутаторов-ропределителей информацион­
ных сигналов ь синхроимгдльсов, для демультиплексирования дан­
ных в оргакизаша адресной логики в заломинаюсвх устройствах,
а также для преобрзования двоично-десятичного кода в десятичны:й.
47
X
омх _2
ВС
.
2
А
- В
• с
т
1
б)
а)
Рис. 21. Условное изображение: а - демультиплексора,
б - дешифриуора
х » . . . X»
2^*
X,-
^1
7 ^
Х>.. .Лу
б)
а)
Х4Х2Х9
Хз
X.
х,х.
^ 4
Х«ХдЛд
в)
Рис. 22. Способы построения дешифратора
а - линейный, б - матричный,
в - парамидальный
4а
Демультишюксоры в функциональном отношении противоположны
мультаплЕксорам. Здесь сигналы с одного инфорлационного входа
распределяются в желаемой последовательности по нескольким вы­
ходам. Выбор нужной выходной ггнц ооеспечивается хи:до" на а д ­
ресных входах. При т адресных входах демультиплексор может
иметь в зависимости от конструкции до 2
выходов.
Дешифратором называют устройство с несколькими стопами и
выходами, у которого определенным комбинациям входных сигналов
соответствует активное состояние одного из выходов.
Существуют три способа построения дешифраторов:
I . Линейные дешифратор, в к о т о р х каждый выход формируется
самостоятельно ( р с . 2 2 , а ) . На вход каждой схемы подается чис­
ленный экЕивалент ее выхода. Дешифртор этого типа очень
просты в построении и имеют высокое быстродействие. Однако
их применение огрничено использованием многовходовых схем И.
2. Матрчный дешифртор. Логическое выржение, по которому
строится дешифртор, рализуется как система функций
В зависимости от ^ может прнимать значения либо "О", либо
"I" (х,х).
0,5т
0,5т
Каждая половина рализуется с помощью линейного дешифртор
( р с . 22,6).
3. Пирмидальный дешифртор. Появление схем пирамидальных
дешифрторов связано с огрниченностью количества входов логи­
ческих схем "И". Пирмидальные дешифртор строятся на двухвходовых элементах "И". Функция у-Х^ Х^ Х^-. . . х^г, , р а л и ­
зуется как система
у={[(х,х,)Х,]...х^} .
Другими словами,рализуется функция двух переменных х^ и
X, , затем прбавляется следующая первменная, прчем (х,Х^)
- одна перменная, а X, - другая и т . д . ( р с . 2 2 , в ) .
Демультиплексор дешифртор как самостоятельные изделия
имеют 4,8 или 16 выходов. Если потрбное число выходных шин
49
сревыпвет возможности одной микросхемы, демультиплексор (де­
шифртор) нарщинаются в систему. В этсм отношении тут нет
прнципнального рзличия с мультиплвксорми. Прмеры наращива­
ния мультиплексор и дешифртор приведены на р с . 23.
В качестве п р м е р демультиплексор-дешифртор р с с л ю т р м
ИМС К155ИД1 (564 ИД1) ( р с . 2 4 , а ) . Микросхема ИД1 служит п р о б рзователем двоично-десятичного кода в десятичный или двоичного
в восьмерчный. Двоично-десяляттн-^
подается с учетсы р з р я д ности на входы 1,2,4,а. Каждому набору соответствует потенциал
высокого уровня и^^^ на одном из д е с я т выходов согласно таб­
лице состояний <^рс. 24,6). Из этой таблицы следует, что в слу­
чае поступления на входы ч е т ы р х р з р д а ш х двоичных чисел, првышающих 1001, у казенный порядок нарушается. Из таблицы истинности
вытекает также, что с появлением логической I на входе высшего
разрщз 8,на выходах от О до 7 не возникает уровня логической
I . Это свойство позволяет использовать микросхему как демультип­
лексор 1:8 либо дешифртор т р х р з р д н о г о двоичного кода с р з ршаюпщм входом. Если микросхема пршеняется в роли демультиплек­
с о р 1:8, вход 8 является инфор.шционным. Пр р б о т е в ржиме
т р х р з р я д н о г о дешифртор вход 8 служит для р з р ш е н и я .
4.4. Реализация ком(^нацйонных логических функций на
дешифрторх
На дешифрторх^как и мультиплексорх,можно рализовать
комй1национные логические функции согласно их таблице истиннос­
ти или булевой функции. Пусть задана функция т р х перменных
таблицей истинности (табл. 4 . 2 ) ,
Таблица
4.2.
К
0
I
2
3
4
5
6
. 7
X,
0
0
0
0
I
I
I
I
Входы
X,
X.
У
0
0
I
I
0
0
I
I
0
I
0
I
0
I
0
I
0
Г
I
I
I
0
0
I
I
X омх
ВС
А
В
С
О
А
В
С
с
в'
А
X от
X.
X ОМХ-'
в
Е
А
В
ВС,
•
А
В
С
*5
ПС
- А
-В
- С
-0
X дт ^§
•
А
В
С
442
()—,/5
-А
-В
• С
•в
< 4гг
вс^ 142
- А
-3
- с
-в
А
В
а)
255
б)
Рис. 23. Примеры наращивания: а - демультиплексор вида
1:32, б - дешифратор 8:256
51
2
ЮС0
1
2
3
5
6
7—
8—
9
8
6
0
0
0
0
9
0
0
0
0
4 0
0 0
0 0 0
4
/
0 0
0 0
0
0 0
4
4
0
0
0
0
4
4
0
0
4
0
0
0
0 0
4
4
0 0
0
4
4
0
0
0 0
б)
Рис. 24. Микросхема ИД1: в - условное обозначение,
б - таблица состояний
0
0
4
0
1
0
4
0
1
2
3
4
0
0
0
0
4
4
4
4
НС 0
4
2
3
А
5
6
7
4
0
0
4
4
0
0
4
А
4
0
/
0
4
4
0
4
0
4
0
4
0
4
0
4
0
0
0
0
0
0
0
0
0
0
0
0
а)
/
0
4
0
0
0
0
0
0
0
0
0
0
0
2
0
0
4
0
Выходы
5
0
0
0
0
0
0
4 0
8
0
0
0
0
0
Х4_ й
1
Входь/
2
0 0
0 0
0 4
0 4
8)
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
5
0
0
0
0
6
0
0
0
0
7
0
0
0
0
0
0
0
0
0
0
0
0
0
ПС 0^
4
1
2
з<>2
А<>Х5
3
6^
7
Рис. 25, Реализация логической 141ункдии на деяишраторе
5?
'Из тайн. А.2. иохно записать в пршиюы виде:
У ^-^^-^Х, *Х,х^И, + ХзЛ^х^ + л , х , х , +х,л^х.
или в инверсном:
;
У = Х5Х,Х< + ХдХ^Х, + ХдХ^Х, .
Удобнее эта функции переписать через номера наборов логуческих
переменных (выходов дешифратора):
у = К^ + К2•^К5•^КА-^К7
,
Из последнего логаческого выражения, после выполнения отрица­
ния над его обеими частями и применения правила де Моргана,
получим
у = К0-^К5*К6
= КдКбКб
.
Реализация прямой и инверсной функции прведена соответственно
на рис. 25,а и б. Для данной функции второй вариант предпоч­
тительнее.
4.5. Сумматоры _
Комбинационные устройства, рассмотренные выше, вылолняют
логические функции. Для описания их функционирования исполь­
зуется аппарат булевой алгебры. Дискретная техника оперирует
и другими устройствами, шзначение которых состоит в выполне­
нии арифметических действий с двоичными числами. Особенность
ари1|метических устройств состоит . в том, что сигналам припи­
сываются не логические, а арифметические значения I и О и дей­
ствия ш д ними подчинявл-ся законам двоичной арифглетики. Ариф­
метические устройства выпускаются в виде готовых изделий в
составе многих серий цифровых микросхем.
Важнейшая из арифлетических ооервций - сложение (суммиро­
вание).
Сумматоры - функциональные узлы, выполняющие оперцию сло­
жения чисел. В зависимости от способа обрботки чисел сутлмат о р могут быть отнесены к последовательному или парллельному тапу. Сложение чисел в последовательных сум1латорх осу­
ществляется порзрядно, последовательно во врмени. В суммат о р х парллельного действия сложение всех рзрищов м н о г о р з 53
рядных чисел прсисходит одновременно.
ПростеГг^з'м су1л.шгуп:-!им элементом является полусумматор ( р с .
26). Он имеет два входа А и В для двух слагаемых и дйа выхода
5
(с^т-га) и Р (пернос). Работу прибор отобржает табли­
ца состояний ( р с . 26,в). Логическая структур полусумлатор
такова, что состояние выхода 5 отобржает бит суммы, а вы­
ход Р -бит перноса. Работа полусумматор описывается следуюурвнениями
5 =АВVАВ
^АФВ
;
Р=АВ
,
Шржение для выхода 5 совпадает с урвнением для логичес­
кого эле:.:онта "иокдючащее ШШ". Логическая структур полусум­
матор приведена на р ю . 26,б .
Процедуру сложения двух п -рзряд1{ых двоичных чисел можно
• прдставить следующим обрзсм ( р с . 27). Сложение цифр Л и ^
}.тад:::его р з р д а дает бит сумглы 5^ и бит переноса Я . В
слс-;,"чем р з р д е проасходаТ сложение цифр Р^ , А^ и 5^ ,
которе формируют су;у^<гу
и пернос Р^ и т . д . до тех п о р ,
т.оуя не будет сложена каждая п а р цифр во всех р з р д а х .
Результатом сложения будет число 5" = Р„ 5^ ... ^$, .
Рассмотр>"м схему сут.^-.итор, основанного на п о р з р д н о м про­
цессе. Осбозкачим два складываемых двоичных числа ч е р з
В логичсскс,': схеме инфор.йцию о перносе в разрд с можно
продстэЕить в виде бита переноса ^ . Оперция, которую нужно
Еыпа1нить для каждого р з р д а
I , заключается в сложении
т р х ';:тоЕ О- , Ь- и д , получении бита суммы 5^ и пероноса Б следуадй р з р я д
Р-^^
. Фактически Р-^^ и 5^
прдстав-гягот собой просто старший и младший р з р д ы соответст­
венно в ДЕухрз;ядной сум:ле битов О/, Ь,- и
, как это
показано в табл. 4.3
Табл. 4'^
а.
0
0
0
0
54
0
0
I
I
Р.
5.-
0
I
0
I
0
I
I
0
Р1..
0
0
0
I
Я'
Н5
5=И©в
В
Р
Р=АВ
б)
Входы
А
0
0
1
Выходы
Р
0
0
0
1
0
1
0
(
5
0
/
/
0
в)
26. Полусумматор: а - условное обозначение,
б -логическая структура, в - таблица
состояний
. 27. Сложение двух п-раэрядных чисел
01
I
I
I
I
0
0
I
I
А
5^
0
I
0
I
I
0
0
I
Р1*<
0
I
I
I
По функциям, заданным в табл. 4.5^ можно пострсить соот­
ветствующие логические выражения
5,- = 0^-^^. ^• а^Ь^^с * а^Ь^р^ а^Ь^р^ =
= О.. ( Ь,. /э. + /7, р^) + а^( Ь-р^ * Ь, р.^ =
= а. {Ь^
) ^а^ГБ~ЩГ)^
= о^- Ф Г ®р;) =
•
На рис. 28 показана схема^реализупцая выражения для и
р1 . Эта схема называется полным сумматором, поскольку она
суммирует все три бита в разряде, включая перенос.
В качестве примера полного сумматора можно предложить ИШ
К155ИМ.2 - двухразрядный сумматор и К155ИМЗ - четырехразрядный
сумматор (рис. 29). Действие их основано на параллельном сумшроваж:: данных в разных разрядах при последовательном пе­
реносе из разряда в разряд.
Достоинство последовательных сумматоров - малые аппаратурь
ные затраты. К недостаткам их следует отнести сравнительно
невысокое быстродействие. Для того чтобы уменьшить задержки
распространения переносов, можно определить зтачения перено­
сов непосредственно через значения разрядов исходных чисел
,
и начального переноса Рд . Сут.тматоры, основанные
на этой идее,называют сумматорами с ускоренным переносом.
Рассмотрим такой сумматор для двух двоичных чисел .
56
Рис. 28. Реализация выражений для 5 А И
—
р. 5ЛУ
— А,
В,
5,
Аг
— Ро
А
Аг
Рг
5.
А,
В,
А,
В,
а)
В.
б)
Рис. 29 Условное изображение микросхем К155ИМ2 (а) и
К155ШЗ (б)
57
Наша даль - найти выражения для значений переносов в зави­
симости только от входных сигналов сумматора а, и
и пере­
носа Рд .
Рассмотрим булево вырвжение для переноса из I - г о разряда
Е сумматоре с последовательным переносом.
где д. = о-6; , •
= а . * Ь- ,
/Э. обозначает пареное, генерируемый в г-м разряде, т.е.
если
= I , то р^^^ = I независимо от значения
д
Член
Н-р; представляет перенос, распространяющийся через
разряд I в разряд
, а именно если
/7, =У , то р.
распространится в ус?^^у
В выражении р^^
зависит от величины
р,- , которая не
яв-ляется непосредственно входной величиной сумматоре. Однако
это выражение можно раскрнть так, чтобы оно содержало только
входные величины.
= 9^ ^ ^9^-4" А-^-^ 91-г* А -..^^оро .
где
до =аоЬо ;
Но* Оо* Ьо;
... ... и т.д.
Следовательно :
Рг^ 91* ^9о ^ ^*1^оР0 ;
Рз^ 9г'- ^9' ^ ^^А^«> * ЫЫЫ,ро
...
и т.д.
;
Функциональная схема сумматора с ускоренным переносам представ^Бна на рис. 30.
4.6. Субтракгоры (вычислители)
Операция вычитания обратна операции сложения. Вычитание
58
Схема
уоазреиного
переноса
Ро
5П
Рис, 30, Организация сумиагора с ускоренным переносом
Ро 5/1
к
в,
Аг
в.
А^
-
0
^
- о -
Рис. 31. Субтрактор (вычитатель) на микросхеме
К155ШЗ
59
'одного ДБСЕЧНОго числэ ИЗ другого в двоичной системе подобно
вычитанию в десятичной системе
Заем
.00
_01
_01
Уменьшаемое
—0.
2
^
^
Вьмитавмое
0
^
6
?
/
Разность
В виде самостоятельных ият,сл2й сутракторы не производятся.
В устройствах цифровой техники операция вычитания заменяет­
ся сложением уменьшаемого с вычитаемым, представленном в допол­
нительном коде.
Рассмотрим вышесказанное на примере,
Если вычитаемое В^^В^В^В^В,
, то В^^^В^В^В^В,
.
Вг^^Вд^
Вг^-^Вобр'1
- на
,
= ''^^'^^^^
ЮООО ,
.
Откуг.а
Впр = 10000-(В„2рЧ)
.
Следовательно:
Апр-В^^Аг^-^В,^^'!^Апр-^Ввог, -
тоо
=
^0000^..
Последний член в правой части уравнения означает, что пр сло­
жении А и В^р
У=
в высшем р з р я д е (в данном п р ­
м е р - пятом) обрзуется I , которой пренебргают.
Следовательно,вычитание можно выполнять теми яв микросхеьлами,
чтс и сложение - сумматорми с внутрнним перносом.
Если
А>В
• т . е . А-В>0
, то ответ формируется ъ п р мом коде.
Напрмер: А^ = НЮ , Вг^ = / Л 7 / ,
ОНО ,
А'В=
НЮ*
= 40401
01Ю1-0001
=
0401.
=
Если А<В , т.6, А-В<0 , то ответ формируется в
о б р т н ш коде и единица перноса в более высокий р з р я д не
обрзуется.
Напрмер:
А^-1001
, В^ - ШО
( В^'
0001) ,
60
А-В
= - (1001
^ ОООи
= - (1001 * 0001)
= -1010^^^-0101
0001 - 10000)
=
- 1111 = - {1001*
0001)^^^=
.
На р?с. 31 представлена схема, реализующая операцию вычитания.
4.7. Цифровые компараторы
Цифровые компараторы - устройства, выполняг-дие сравнение
двух чисел, заданных в двоичнсм (двоично-десятично/ коде).
В зависимости от схемного решения ксьшараторы могут определять
равенство А=В (А и В - независимые числа с равным количест­
ве*! разрядов) либо вид неравенства А<В
или А>В
. Ре­
зультат сравнения отображается соответствующим лотаческнм уров­
нем на выходе.
Два п - разрядных двсичных числа равны, когда попарно рав­
ны между собой все разряды этих чисел. Если, например, числа
А и В - четырехразрядные, то привнакоы их равенстра будет
Аз'^В^ , -4^ = 5, , А^-В, и Ао=Вр . Неравенство А>В обеспечи­
вается в четырех случаях: когда
/4,>5, , или /1^ = 5^ и А^>В^;
или А^^В^
, А2 = В^ и А,>В,
; или /4, = 5, и
А^^Вг.
ъ А,^В, , и Ао> Во .
Очевидно, что для выполнения неравенства А<В достаточно
поменять местами А и В.
Цифровые четырехразрядные компараторы выпускаются отечествен­
ной прсмышлевдостью в виде самостоятельных изделий. Прикерсм
может служить микросхема 564^1П2 ( р ю . 3 2 , а ) . 1'С564^1112 пре дназ­
начена для сревнения двух четырехразрядных чисел А и В с ус­
ловиями А<В , А = В , А >В . Сравнение осуществляется пу­
тем формирования трех функций
,
.
• прога-мающих логаческую I при выполнении соответственно условий А<В ,
А* В , А>В
и логический О в противнем случае. Шражекия
для указанных функций имеют вид:
Р,.^^Л^^Л^,)^В,V(А~ФВ,)(А;@В,)АА ^
V (А~ФВ,){А^){Аг Фв,)Л^9, у (Л^){\®В,){А^)(А^^'?^,^ .
61
а)
5 х 7$
А>В
X
X
А=В
0
0
А'В
0
-/
А=В
1
А<В
X
А>^
/
В»чкод ы
А"^
А>в
/
0
0
А<р
0
0
4
0
0
1
0
0
0
1
0
0
X
X
4
0
0
б)
32. Микросхема 564ИП2: а - условное обозначение,
б - таблица состояний
Р^^д=(А,еВ,)(А,
@В,)(А,
ФВ,)(А,
©
где / ^ . , и
- функции,поступающие из другой ИС 544И112 ,с помощью которой сравниваются младше разряды в числах А и В.
Использование этих переменных позволяет осзшюствить расширение
разрядности ИС5641Ш2 до любой необходимой величины.
_ __
На р с , 52,ь показано обозначение ИС564ИП2, где А-А^
код срвниваемого числа А; В^~В^ - код срзкиваемого числа
В. Вход А>В
в ИС является избыточным и на нем постоянно
должна быть лог. ' I " . й б о т а ИС поясняется таблицей состояний
(рис. 32,6).
На р с . 33 показана схема нарщивания ИС564И112 по р з р я д ности.
4.8. Арифметические устройства (АЛУ)
Специализированные микросхемы, выполняющие в соответствии
с прогру^ыой на входах арифматические и логические п р о б р а з о вания двоичной информации,называются арифметико-логическими
устройствами (АЛУ). По сравнению с приборами, работающими пр
жесткой прогрмме, АЛУ прдставляют собой устройства более вы­
сокого класса. В микропроцессорной технике АЛУ являются базо­
выми элементами.
Микросхемы АЛУ, принадлежащие к рзньм видам логик, в част­
ности к ТТЛ-типа К155ИПЗ и КМОП-типа 564ИЯЗ,функционально во
многсж совпадают, в том числе и по рзводке выводов.
иикросхема К155ИПЗ (рис. 54 ) прдназначена для действий с
двумя четырхразрядными двоичными словами: А - АзА2А^Ао
и
В = В1В2В^Во
. Конкретный вид операции, выполняемой
микросхемой, задается 5-рзрядным кодом на входах Л75}525<5о
Это АЛУ способно выполнить
^ =32
операции: 16 логичес­
ких (И,И-НЕ, ИЛИ, ИЛИ-НЕ и др.) и 16 арифметических и арифме­
тико-логических (сложение, вычитание, удвоение, сравнение чи­
сел и ряд других).
На выходах
формируются результаты логичес­
ких пробразований и арифметических действий. Не выходе
формируется сигнал старшего (пятого) рзряда при выполнении
арифметических операций. Дополнительные вяходы - обрзования .
Рис. 33. Наращивание ИС 564ИП2
Риб.54. Условное обозначение иикровхемы
К155ЙПЗ
ШИП/,,
р
АШ Р
пи Р
В
'С
АШ
АШ
б
р.
о,
%
Рис.55. Схема образования группового
перевооа
г
ускоренного переноса 9 и распространения ускоренного переноса
Р - используются при организации
многоразрядных АЛУ в соче­
тании с блоком ускоренного переноса К155ИП4 (или 564ИП4 для мик­
росхем КМОП).
Слова А к В , подлежащие обработке, могут быть представле­
ны в положительной, либо отрицательной логике. Таблицы истин­
ности для каждого варианта логики различны (табл. 4 . 4 ) . Резуль­
таты арифмевических операций выражены в дополнительном коде.
В тех строках таблицы, где указана операция "минус I " , резуль­
тат арифметических действий представлен в обратном коде.
Логические операции АЛУ производит поразрядно над каждой па­
рой бит слов А к В . Внутренний перенос в этом режиме без­
действует.
При выполнении арифметических операций выходной сигнал фор­
мируется с учетом состояния входа переноса С .
Если АЛУ выполняет логико-арифметическую операцию, логическая
функция реализуется поразрядно,а арифметическая с переносом.
При использовании АЛУ в качестве компарат&ра сигнал снимает­
ся с выхода А = В .
Для арифметических действий со словами большей длины АЛУ
включают последовательно. Уменьшить время суммирования можно
применением микросхем К155ИП4(564ИП4), осуществляющих ускорен­
ный перенос между отдельными АЛУ, а также между группами АЛУ.
При помощи микросхемы К155ИП4 (564ИП4) можно сформировать
ускоренный сквозной перенос при выполнении операции сложения
группой из четырех АЛУ (16-разрядные числа). Последовательное
соединение нескольких таких микросхем, каждая из которых спа­
рена с АЛУ, позволяет выполнять ускоренный перенос и с большим
числом разрядов.
Сигналы образования группового переноса 5о~ О
и сигналы
распространения группового переноса
Ро~^
с выходов АЛУ
подключают с учетом разрядности к соответствующим входам микро­
схемы ускоренного переноса (рис. 55 ) .
В случае наращивания микросхем ускоренного переноса (для чи­
сел, число разрядов которых превышает 16) используются выходы
Р и О . С помощью четырех таких микросхем в сочетании с 16
микросхемами АЛУ можно построить 64-разрядные АЛУ.
66
Табл. 4.4 Функциональная зависимость выходов ИСК1551ШЗ от
состояния входов
Входы выбора
функции
0
Вход-выход (отрицательная Вход-выход (положител^ная логика)
логика)
Логичес1{ая
Арифметичес­ Яоги'^еская Арифметичес::сс д-^йствие
функция
кое действие
(^1=0.0=1)
(М=0, ОО)
А
А
0
А минус I
А
0
0
0
0
0
0
I
0 I
о
0
I
I
0
I
0
0
0
I
0
I
0
I
I
0
А ф В
А минус В
минус I
0
I
I
I
А VВ
I
0
0
0
АВ
I
0
0
I
АФВ
0
I
0
В
I
0
I
I
АV В
I
I
0
0
I
I
0
I
АВ
АВ плюс А
АV В
(А^В) плюс А
I
I
I
0
АВ
АВ плюс А
АVВ
(к'^В) плюс А
11
I
I
I
А
0
I
АВ
АВ минус I
А VВ
АVВ
VВ
АВ минус I
АВ
АVВ
Логическая
I
АVВ
В
Логич. 0
Логический
0
минус I
А плюс
минус I
(АУВ)
АВ
А плюс АВ
АВ плюс (АVВ)
В
(А VВ)
плюс АВ
А Ф.В
А минус В
минус I
АV В
АВ
АВ минус
I
А плюс (АVВ)
А^В
А плюс АВ
Аф В
А плюс В
В
(АУВ)
плюс АВ
АВ минус I
А плюс В
АВ плтс (А^В)
АV В
(А плюс А)
А
АВ
Логич. I
А ^
А плюс А
А минус I
5. ПОСЛВДОВАТЕПЫЮСТНЫЕ СШШ
5 . 1 . Т{нгтерл
Т р г г е р является основным последовательностным устройствсм
которое используется или в виде самостоятельных изделий, или
в качестве базовых элементсЕ п р построении узлов цифровой
техники. Т р г г е р , может н е о г р т ч е н н о долго находиться в од­
ном из двух состояний устойчивого рвновесия и перходить из
двух состояний устойчивого рвновесия и перходить из одного
в другое скачком п р воздействии на его вход упрвляющего внеш
него сигнала. Каждое состояние рспознается по значению вы­
ходных напряжений. Если п р н я т ь одно из состояний за I , а дру­
гое - за О, то можно считать, что т р г г е р как элемент памяти
хранит (помнит) одно двоичное число .
5 . 1 . 1 . Классификация т р г г е р о в
Понятие " т р г г е р " охватывает много видов устройств, котор е рзличаются между собой по выполняемым функциям, схемному
исполнению, способам упрвления, элсктрческим и конструктив­
ным п а р м е т р м .
В связи с этим т р г г е р можно классифицировать следующим
обрзсм:
I . По функциональным возможностям.
Основными типами трггерсш, используемых в интегрльных
системах^являются ЯВ - т р г г е р , 2) - т р г г е р ,
Т -трггер,
- т р г г е р и некоторе другие ( р с . 36).
2. По способу према имфорлации т р г г е р могут быть асинхронны>Я1 и синхронными.
В асинхронных т р г г е р х перключение (зшись инфор.иции)
прсисхопвт в моменты врмени, определяемые момента1ли поступ­
ления входных инфорационных сигналов ( 5 и /? ) ( р с . 3 7 , а ) .
В синхронных т р г г е р х запись информации, опрделяемой
значениями входных сигналов ( 5 и /? ) , осуществляется только
в моменты врмени, зависящие от моментов поступления сикхронизируюиях сигналов, подаваемых на вход С ( р с . 3 7 , б ) .
3. По способу упрвления.
В зависимости от того, какой парметр входных сигналов и с ­
пользуется для записи и н ф о р а ц и и , т р г г е р подрзделяются на
две к а т е г о р и : со статическим упрвленнем записью (упрвляе68
г л .
й
Г
т
^
'в)'
'
к
Рис. 56. Условное ооозначение триггеров; а -6.5 -триггер,
О -.-'и.ч -гпиггер, в - т - триггер, г
-тр1;ггер.
с - .-.рнися аьисод, с - инверсный В!:ход, 6 - вход
уст&новки триггера в ед1!1:ичное состо;1ни-^ ((;=!,( -С),
к_ -^вход установки триггера в ну.товое состояние
(С =С,и =1),-!^ - ин;юриециоиньа; вход, с - синхроигзирующя^ вход, V - подготовительны?, (разре ^ию^и,- вход),
Т - счетный вход, 3 - вход установки триггера в
единичное состояние, к - вход установки триггера в
нулевое'состояние
помеха
5
п
\
п
п
1
п
п
помеха
-1
1
^^
8)
0)
Ршс. 37. Временные дкагреммы работы триггеров:
8 - ееинхронного, б - овнхронкого
1 —
1
мыв по уровню входного сигна'ла) и с динамическим управлением
(управляемые по фронту или срезу).
Триггер со статическим управлением срабатывает в момент,
когда входной сигнал достигает порогового уровня.
Особенность синхронных т р г г е р о в со статическим упрвлением
такова, что в продолжении врмени действия синхроимпульса,
изменение состояния инфорационных входов вызывает новые с р б а тывания, т . е . п р активном состоянии синхронизирующего входа
т р г г е р ы ведут себя как асинхронные. Для устрнения этого н е ­
достатка прменяется динамическое упрвление. Т р г г е р с дина­
мическим упрвлением в зависимости от конструктивного испол­
нения рагиругот на информационные сигналы в момент перепада
напряжения на входе
от нуля к единице (активный фронт) либо
от единицы к нулю (активный с р з упрвляющего импульса), т . е .
сигналы,поступающие на динамический вход, воспрнимаются толь­
ко в те моменты врмени, когда их состояние изменяется опреде­
ленным обрзом,
5.1.2. Классификация входных сигналов т р г г е р о в
Входные сигналы в зависимости от выполняемой роли п о д р з деляются на: информацинные (логические), рзршающие (подго­
товительные) и исполнительные (командные).
Инфорационные сигналы определяют записываемую в т р г г е р
информацию. Разршающие сигналы позволяют в нужный момент
п р рвать действие т р г г е р , сохрнив п р этом записанную в
нем информацию.
Исполнительные сигналы задавуг момент врмени према вход­
ной информации трггером и синхронизируют рботу р д а устрой­
ств.
Входы т р и г г е р подрзделяются по харктеру входных сигналов
на инфорационные ( 5 , Я , 0 , К , Т и В )
, рзршакнциеГИ
2 синхронизирующие (С).
Икфор.ационные входу есть у всех т р г г е р о в , тогда как под­
готовительные и синхронизирующие могут отсутствовать.
5.1.3. Асинхронный
/?5-трггер
Асинхронный / ? 5 - т р г г е р чаще всего используется в качестве
ячеек памяти в более сложных трггерных системах. Как самос­
тоятельное изделие они находят прменение в качестве ключей,
.70
'ком11лутаторов, распределителей в т . д .
В простейшем исполнении триггер представляет собой симмет­
ричную структуру из двух логических элементов ИЛИ-НЕ или И-НЕ,
охваченных положительной обратной связью.
Схема триггера на основе логических элементов ИЛИ-НЕ и т а б ­
лица его состояний даны на рис. 38, на основе элементов И-НЕ
- н а рис. 39.
Примером асинхронного /?5"-триггера промышленного прсизводства может служить микросхеш 564ТР2 (ШОП-структуры).
Микросхема 564ТР2 представляет собой
асинхронный /?5-триггер с тремя состояниями на выходе.
Каждый триггер имеет вход установки в единичное состояние 5
вход установки в нулевое состояние Р и один выход Ц .
ИС 564ТР2 имеет общий вход V , при подаче на который низкого
уровня рвпряжения выходы триггеров отсоединяются от выходов О
микросхемы (разомкнутая цепь). Благодаря этому можно непосред­
ственно объединять выходы нескольких таких микросхем при рабо­
те их на общую шину. Для считывания информации, хранящейся в
одной из микросхем, на вход V надо подать напряжение " л о г . 1 " .
Условное графическое обозначение приведено на рис. 40,
таблица состояний - в табл. 5.1
Таблица
5.1
Режим
5
/?
У
X
X
0
0
0
I
а"
Хранение
I
0
I
I
Установка в " I "
0
I
I
0
Установка в
I
I
I
н/о
5.1.4. Синхронные
Третье состояние
"0"
Запрошен
-триггеры
Чаще всего триггеры применяются п р создании синхронных
последовательностных схем. В синхронных схемах хрнядаяся в
т р г г е р х информация может измениться только при появлении
импульса на специально прдусмотрннсй линии. Многае комлей
5
й
Режим
0
0
хранений
1
0
/
0
/
0
1
1
/о
Уст-ка
6 "У
Уст-ха
Ь"0Запрет
г)
Рис. 23. АсинхронныйР5- триггер на логических
.элоиснгах ;!.":;1-;с-.: 8 - логическая струк­
тура, б - условное осозначение, в временные диаграммы, г - таблица состоя­
ний
те
1
в)
а)
5
й
0
0
Режим
Запрет
1
0
0
0
1
/
/
1
0"
Уст-м
6 '0'
Уст-ка
б
Хртени
г)
Рис. 39, Асинхронный25- триггер на логических
элемэнтах И-НЕ: а - логическая структура,
б - условное обозначение, в - временные
диаграммы, г - таблица состояний
73
5,
Г
р .
—
ад
1
а)
б) "
'
1
'
'
'
' Л
хр
Рис. 40. Микросхеме 564ТР2: а - условное обозначение.
б - временные дивграммы
1
К
1 - ^
Г Ш
- 5
г
-Л
.л
8)
б)
г.
П
-
П
-
1.
»)
74
Ри*. 4 1 . СИКХР0ННЫЙЙ5- триггер: е - логическая ст-^^-ктуре, б - условное изобреженкг, в - временные
лг.ь граммы
йента микрокомпьютерных систем работают в соответствии с э'^ам
пригщипск. Синхронный т р г г е р отличается от асинхронного нали­
чием С-Ьхода , с помощью которого прсисходат синхронизация
изменений состояния.
Синхронный Й5 - т р г г е р можно пострсить из простого / ? $ - т р г ­
г е р , добавив еще два вентиля И-НЕ ( р с . 41).
Два дополнительный вентиля И-НЕ используются для блокирова­
ния входных сигналов 5 з /? на то в р м я , пока синхроимпульс
р в е н логическому_0. Пока синхроимпульс р в е н логическому О,
на вхолах .5^ и Й^ будут логические I . Это соот7зетствует от­
сутствию входных сигналов, и, следовательно, состояние т р и г г е р
не может измениться. Когда на синхронизирующем входе появляется
лсгмческая I , сигшлы $ я й инвертируются и подаются непосрдственно на входы т р г г е р . Состояние т р г г е р п р этсм
будет зависеть от зтчений 5 и Л в соответствии с табл.
р с . 39.
Часто п р использсеании т р г г е р о в , например, в счетчиках,
нужно одноврменно и опршивать состояние т р г г е р , и перключать его в новое состояние. П р этом может возникнуть ситуация,
что новое состояние т р г г е р оказывается логически зависящим от
самого себя. Если использовать п р этсм синхронный ЙЗ - т р г ­
гер, то возможно возникновение коле<5ательного процесса, вызываюрего н е п р р в я о е изменение состояния т р г г е р в течение все­
го врмени, когда синхронизирующий сигнал р в е н логической I .
Пр этом поведенее СХЕМЫ может стать недетерминированным.
Проблема устрнения логической зависимости" ршается с по­
мощью синхронного двухступенчатого т р г г е р или Л / 5 - т р й Г г е р .
Л15"-трггер состоит из двух синхронных одноступенчатых Й5т р г г е р о в ( р с . 42), упрвляемых рзными фазами синхронизирую­
щего сигнала.
П р С=У производится запись информации в т р г г е р первой
ступени. П р этом т р г г е р в т о р й ступени заблокирован нулевым
уровнем сигнала ва его С-входе благодаря наличию инвертор,
через к о т о р й тактовый сигнал поступает на вход второй ступе­
ни. П р
С-О
первая ступень блокируется, а в т о р я о т к р ­
вается. Информация переписывается из первой ступени во вторую
и появляется щ выходе т р г г е р .
_Ве^щий.
(М)
Ведомый
(3)
ТТ
с
5
б)
Рис. 42. Двухступенчатый^5- триггер: а - логичес­
кая структура, б - условное обозначение
76.
5.1.5. Одногоктный синхронный Л -^триггер
27 -триггер - синхронный триггер с одним информационным вхо­
дом В реализует логическую функцию
^^"'=27"
, т.е.
значение^^;игнала ш выходе О т р г г е р а на л + У -м такте
( п р С с У ) определяется значением входного сигнала В на
прдыдущем п -м такте. Другими словами, В - т р г г е р задержи­
вает на один такт инфорлацию, существовавшую на входе В .
На основе таких простейших т р г г е р о в строятся более сложные
трггерные системы, юпример 564ТМ2, 564ТМЗ, 155ТМ2 и д р .
Микросхема типа 564ТМЗ состоит из четырх одноступенчатых
В - т р г г е р о в типа "защелка", имеющих общий вход синхронизации
С, вход упрвления полярностью V
и независимые информацион­
ные входы Д1-Д4 ( р с . 44).
Запись информации осзпцествляется п р определенных сигшлах
на входе синхронизации С и входе упрвления полярностью V .
П р подаче на вход упрвления V низкого (высокого) уровня
напряжения запись информации производится п р наличии на входе
синхронизации С также низкого (высокого) уровня напряжения.
Микросхемы типа 56411/2 и 1551М2 относятся к Д - т р г г е р м с
динамическим упрвлением. ИС 564ТМ2 состоит из двух двухступен­
чатых В - т р г г е р о в , каждый из к о т о р х имеет инфорационный
вход в »
установки в нулевое состояние /? , вход уста­
новки в единичное состояние 5 и вход синхронизации С .
Запись информации в первую ступень т р г г е р происходит п р
наличии на входе С напряжения лог. "О", а изменение состоя­
ния на выходе происходит по перднему фронту импульса на входе
С •
Установка т р г г е р по входам /? и 5 прнудительная, поэто­
му сигналы входа синхронизации С и информационного входа В
не изменяют состояния т р г г е р во в р м я действия сигшлов Я
и 5 .
Условное грфическое обозначение микросхемы прведено на
р с . 4 5 , а , таблице состояний - р с . 4 5 , в .
Трггеры ВV -типа прдставляют собой рзновидность Л т р г г е р . Их логические функции опрделяются наличием дополни­
тельного рзршающего входа V , игрющего роль рзравющего
по отношению ко входу В , Когда V=^
, т р г г е р функцио­
нирует как О - т р г г е р , а п р
, он перходит в ржим
в
_0_
в
с
с
Р
П
8)
Р
Р
б)
Тфгт п*^
^../
Такт . п
2?"
С
0
0
0
0
0
/
0
У
/
0
/
у
^7
у
/
0
у
У
0
У
^7
У
г?
У
у
у
У
в)
Рис. 45. -Р - триггер: а - условное обозначение,
б - временные диаграммы, в - таблица
состояний
38
.
б)
V
с
в
/
1
/
/
/
/
0
0
у
1
/
0
1
0
0
сг
0
1
1
(Г
0
1
0
0"
0
0
1 '
у
0
0
0
0
Рис. М. Микросхема Г)64'ШЗ:
а - условное обозначекч-е,
б - временные диаграмуи,
в - табли/да состояний
в)
_0_
5 ТТ
с
Й
в
-— в
0
0
г
/
0
Р
<л
X
0
0
В ТТ
X
X
{
— в
X
0
с_
к
л
1
1 б
я)
б)
й
Рис. 45. Мукрисхсма 5041142 а - условнее
б - таблица состояний
5
0
0
0
"
1
0
1
0"
0
обозначение.
75
'хранения иафорлации независийо от смены сигналов т
и С .
входах 13
5.1.6. Универсальный -трггер
ЗК - т р г г е р имеет два инфорлационщх входа О _я К
рализует логическую функцию
= /<"*^С1"-^0"**0'^.
ЗИ - т р г г е р , так же как и /?5 - т р г г е р могут <3лть асинх­
ронными и синхронными, в интегрльной схемотехнике из-за жест­
ких трбований к длительности входных импульсов для асинхрон­
ного варанта прменшотся только синхронные ЗК - т р г г е р ы .
ЗК - т р г г е р входят в состав многих с е р й 155ТВ1 и 564ТВ1.
На р с . 46 показаны условное изображение ЗК - т р и г г е р ТТЛ
К155ТВ1 и таблица его состояний. ИС 155ТВ1 имеет по т р входа
3 т& К , связанных оперцией И.
ЗК - т р г г е р отличается от синхронного /?5 - т р г г е р тем,что
не имеет запрщенных входных комбинаций.
ГЛикросхема КГЮП структур типа 564ТВ1 отличается от пред­
ставленной выше 155ТВ1 тем, что упрвление по синхровходу осу­
ществляется по переднему фронту синхроимпульса, а по асинхрон­
ный! входам /? и - 5 - импульсами высокого уровня.
ЗК - т р г г е р является универсальным трггерсжл^на базе кото­
рого рализуются другие т р г г е р типа:
Возможные рализации этих т р г г е р о в на базе ИС 155ТВ1 п р д с т а в лены ва р с . 47.
5.2. Регистр
5 . 2 , 1 . Общие сведения
Регистр - это последовательностное устройство, предназначен­
ное для хрнения и преобрзавания 1дноторзрядных двоичных чи­
сел. Основные элементы р г и с т р - т р г г е р , рботающие соглас­
но и Еыпол1Ушцие обную функцию. Состояние р г и с т р зависит не
только от входных сигналов, но и от прдыдущих состояний.
в зависимости от выполняеглых '11ункций р г и с т р делятся на
запоминающие ( р т а с т р памяти) и сдвиговые ( р г и с т р сдвига).
По принципу хрнения инфорлации р г и с т р бывают статические
и дянашческие. Статический р г и с т р , подобно триггеру х р н и т
инфорлацию неопрделенно долго. Ли1Ш1лический р г и с т р датжен
постоянно тактироваться с некоторой минимальной частотой, в
80)
>5
/Г"
0
ТТ
0
&
0
1
0
0
0
Л
С
0
•V
Лл_
&
К
»>?
У
0
0
1
У
0
1
0
У
б)
а)
0
/
0"^
0"
0"
0"
0"
а"
у
0
Режим
края
храи.
хрои.
храи.
/ - 0 Счвгпный
Рис. 46. 7/< - триггер К155ТВ1: а - условное обозначение,
б - таблица состояний
а)
гг
с'
0
&
с
Р'
8'
Ш
И
Ш
Ь
с
Р
к
./?
-1
1-
1
б)
Рис. 47.^^5 - триггер на базе ИС155ТВ1: а - асинхронный
- триггер, б - синхронный Я5 - триггер
г(>5
ТТ
о
&
•3
•С
:&
• к
а '
в)
ё *5В
Н>_5
ТТ
&
3
С
&
п
к
п
п
п
п л л , ^
г)
Рис. 47. ИС155ТЭ1: в
.82.
- триггер, г -^>И - триггер
ТТ
п
Н>5
п
п
п
п
п
п
7Т
1—С
П
б?
П_П1Г1
I
:1_л
Г
47. ИС155ТВ1: д -
Г - триггер, е - ГИ - триггер
проявнсм случае он все "засбудет".
По способу приема и выдачи в^[юр1ации регистры можно класси
фвцировать следусшм обрез оы:
I . Регистры с параллельным приемом и пвраллельвсб выдачей
1в$ориацви (рас. 48)
1
инсрормации
Ог^-Ьь^од
инсрормации
С-тактоЬыи
сигнал
Оо
А
-ГЦ"
Рнс. 48.
' 2. Вэлстры с последсеательным приемом ж последовательное
выдачей иифору|ацви (рис. 49)
Ин(рормация от­
Р^г
л* •
мается с младшево разряда
ро
с
3. Репютры с последовательным пгземсм и параллельной выда­
чей вн|юр\ации (рис. 50)
о.
Л
О
О «
• ••
ро
.Рис. 50.
4. Регистр о параллельным приемом и последовательное выда­
чей хв^юрмации (рве. 51) , в к о т о р х ш вход V подается
• 10.
• ••
Г
V
\ Л
4 —
р.
Л
Ч,
Рис. 51.
сигшл р з р ш в н в я записи информационного слова ^ л - / , . . . , .
По гйер ооступленвя тактовых импульсов ва вход С прсасходит
^|юдниен1е в порзрядяый вывод явфорлации .
5. 7ннвврсальше регистры (рис. 52), к о т о р е
А
ПОЗЕОЛЯХТ
реали-
А
I
Рис. 52.
зевать любой из чешрех нышеперечисленных способов приеш и
выдачи информации соответствупцим ксавлутированиен входозн в вы­
ходов схемы.
5.2.2. Вэт^стры памята
Репзстр с параллельшш приемом и параллельной выдачей ивфорлации (регастры намята) представляют собой набор синхронных
триггеров, каждый из которых хранит один бит информации. Ввод
и вывод информационного слова прюизводится одновременно во всех
разрядах. Ввод обеспечивается тактовым командным импульсом. С
приходом очередного тактового импульса происходит обногаение
записанной инфорлации.
Сигналы ва выходах триггеров характеризуют выходную инфор­
мацию. Для удобства поочередной выдачи данных часто гэроллельные выходы ташх репстрсв онабааются выходными (^фервша уси­
лителями, имессщмн третье, разомкнутое ^
-состояние.
Элементами структуры регистров являются синхронные Л -триг­
геры либо ЙЗ- и ЗК -триггеры, работаюаае в режиме В -триг­
гера. На р с . 53 прдставленн варанты построения р г а с т р па­
мяти на 2?" а / ? 5 - т р г г е р х .
5.2.3. Релстр сдвига
Регистр сдвиге, помимо оперцив хрнения, осудастрляют
пробрэоЕанне последовательного кода в парллельный в обртно,
выполшаэт ар<1метячоскне в лолческие оперцви, слусат в к а ­
честве элементов задержки,
В простейшем р г и с т р т р г г е р соединены последсжательно:
выходу О ш ^ прдыдущего т р г г е р пердаот бит данных на
входа последующего. Все сннхровхода С трггеров соеда:;ены
Рив. 53. Регистр памяти^ а - на К 5 триггерах
^0- триггерах
параллельно. При таком включении единица^записанная в первый
триггер, после подачи одного тактового импульса перейдет во вто­
рой триггер, затем во время следущего тактового импульса она
попадет в третий триггер и так далее. Аналогвчно продвигается
по регистру многоразрядное слово: оно поразрядно вводится на
вход первого триггера.
При сдвиге информации вправо после каждого тактового импуль­
са бит из более старшего разряда сдвигается в младший, а при
сдвиге влево - наоборот. Регистры, как реверсивные счетчики мо­
гут быть друнапраьченныт.ш: загруженное слово можно сдвигать по
линейке триггеров как вправо, так и влево. Лля включения режи­
мов сдвига влево или вправо служит специальный вход.
Сдвиговые ретастры строятся на двухступенчатых В -триггерах
или ЙЗ -триггерах, работающих в режиме триггера Л -типа
( р с . 54).
ВЦ
ВВп
а.
а
п-2
п-1
В ТТ
В ТТ
В ТТ
с
г- С
• с
• я
вв.
вв.
3
с
о
ТТ
с
1
\
ТТ
а.'п-2
• 5
с
• с
о
• р
ТТ
Рис. 54. Ретвстр сдвига: а - на 2?-триггерах;
б - на / ? 5 - т р г г е р х
Допустим, что в четырехрзрядный р г и с т р на / ? 5 - т р г г е р х
последовательно вводится, начиная с младшего р з р я д а , кодовое
слово 1101. Прохождение рзрядов слова по т р г г е р м показано
на врменной диагрмме ( р с . 55). После обнуления р г и с т р , с
первым тактовым импульсом в т р г г е р ВВ^ записывается единица
кладпюго разряда кодового слова. Со следуютм тактовым импуль­
сом она сдвигается во второй триггер и появляется на его вхо­
де. Однопзременно в первый триггер
ряд кеда). Таким же образом будут происходить сдвига последую­
щих резрсдов кодового слова. После четырех тактовых импульсов
код на Е1:Кодах триггеров Ро, • ,0^ будет соответствовать вход­
ному. По<;;ле очередного тактового импульса вся информация прод­
вигается вправо и младший разряд исчезает. После прохождения
Еторкй группы из 4-х тактовых импульсов вся информация будет
считада и регистр полностью очистится.
\
и
1,-П
!
П Ш
Х
1
1
— 1 1
1
1_
о
1
1
1
1
1
^
1
_.^1
1
\
1
1
1
I
I
Р^с. 55. Временная диаграмма прохождения разрядов слова
по триггерам
На основе рассмотренных выше схем можно построить регистр
с последовательным приемом и параллельной выдачей инфорлации.
Лля этого берутся выводы Од, --, ^п-/
^ инфорлация счнтывается одновременно со всех выходов в паузе между синхроимпуль­
сами при С'^О . Таким образом получаем преобразование после­
довательного кода в парахюльный.
5.2.4. Реверсивный регистр
Реверсивные регистри сдвига объединяют в себе свойства рвгастров прямого и обратного сдвига. Строятся они по тем же схе­
мотехническим принципам, что и рассмотренные регистры, но с и с ­
пользованием дополнительных логических элементов в межразрядшх
ва
V
/
п
&
г
С
/?
Уст-ха 1 V
С
1
Рио, 56. Разряд реверсивного региегора
Ой
Л
5/
Й6
т
т
т
в X с
•/
5/ 50 ПР
д.
а)
Вы X о д ш
Режим ^
работы
Параапельыыц
^
Ьбод
Д" л:А"..
/
/
X
0
0
X
X
X
• Ог о ;
о: 0
#
01, о; <
/
0
X
0
X
1 I
/
0
X
1
л
о;
<
0
/
(?
X
X
0
о?-
0
/
/
X
X
1
а?. •о;
о;
X
X
X
X
X
0
0 .. 0
0
0
X
б)
Рис. 57. Микросхема К155/Р13: а - условное обозначение,
б - таблица состояний
рд
связях. У1«занная особенность реверсивного регистра показана на
примере 4 - г о разряда (рис. 56),
состояпзего из 2 7 - т р и г г е ­
ра с данамическим управлением и логической схемы^на входа кото­
рой поданы:
^^.^ - сигнал с выхода младшего разряда; 0^.,^
- сигнал с выхода старшего разряда;
V
- с и г ю л , управляющий
направлением сдвига:
]/=•{- вправо, У=0
- влево.
Микросхема К155ИР13 (рнс. 57) является примером универсаль­
ного регистра сдвига с широкими функциональными возможностями.
Регистр может работать в следующих режимах: последовательного
ввода информации со сдвигом вправо; последовательного ввода со
сдвигом влево; параллельного ввода; хранения; установки нулей.
Режим работы задается сигнадами на управляющих входах без
применения дополнительных устройств и внешних связей.
Работу регистра К155ИР13 характеризует таблица состояний
(рве. 57,6 )
5.3. Счетчики с постоянным модулем счета
Цифровым счетчЕксжл импульсов называют устройство, реализугацее
счет чисда входных импульсов и фиксирующее это число в какомлибо кода ш выходе.
Обычно счетчики строят на основе 7 и ТУ триггеров, поэто­
му счет импульсов ведется в двоичной системе счисления.
Общее число возможных состояний (модуль счета) /У счетчика
определяется числом триггерсш п ;
N=2".
Информация снимается с прямых и (или) инверсных выходов всех
т р г г е р о в . В паузах между входными импульсами т р г г е р с о х р няют свои состояния, т . е , счетчик запоминает число сосчитанных
импульсов.
Символа/ счетчиков на схемах служат буквы СТ ( р с . 58).
Цифр после симБсла х а р к т е р з у е т основание счета.
Напрмер: СТ2 - двоичный счетчик, СТЮ - десятичный.
СТ
С
н
Рис. 58
50
0.
0,
0,
5 . 3 . 1 . Ювссификация счетчиков
Шфроше счетчики классифицируются следующим образом (рис.
59).
5.3.2. Счетчики с последовательным переносом на т р г г е р а х
(асинхронные счетчики)
Счетчики с последовательным переносом состоят из ряду иоследовательно соединенных триггеров; выходной сигнал предыдущего
разряда поступает на вход последующего.
Главное достоинство этих счетчиков - простота схемного реше­
ния.
Основной недостаток - низкое быстродействие.
Зга счетчики строятся на любых Т-триггерах, а таклв на ЭКи /7-триггерах в счетном режиме.
Сумглирующий счетчик
В суммирующем счетчике (с пряглым счетом), с прходом каждого
импульса его содержимое увеличивается ш единицу (табл. 5.2 ) .
Таблица 5.2
таблицы видно, что перенос
информации из младшего р а р я д а в
следующий, более высокий, происхо­
дит п р смене состояния с I на 0.
^функциональная схема суммирующего
т р х р з р д н о г о счетчика прведена на
рис. 6 0 , а . Счетчик состоит из т р х
последовательно соединенных двухсту­
пенчатых Г - т р г г е р х , имеющих вход
/? установки в нулевое состояние.
На р с . 60,6 показаны врменные
диагрммы счетчика. Если в исходнш
положении все трггер были в_зостоянии "О", то по окончании
первого входного импульса первый т р г г е р перйдет в состояние
" I " { 0^=1) * По окончании второго входного импульса первый
т р г г е р переходит в состоянии "О" (0^-0),
По окончании импуль­
са 0^ второй т р г г е р переходит в состояние " I " (Ог'О
и
т . д . После восьмого входного импульса т р г г е р ы переходят в с о с ­
тояние "О" и счет повторяется.
^
Модуль N счетчика опрделяется числом р з р д о в в л -.N-2 .
91
По направлению
счета
Суммирующие
/
ч
Вычитающие
Реверсивные
С последовательным пере­
носом (асинхронные)
С параллельным (сквозным)
переносом (синхронные)
1
оX
о
а
са
(в
о
X
оо
о
с:
ни
а
С комбинированным
переносом
Кольцевые
к
ж
X
Ф
3
чз:
Э'
о
Двоичные (бинарные)
О)
Двоично-десятичные
(декадные)
МЫ
з:
3{О)
о
С произвольным
основанием
С произвольным
модулем
9?
с постоянным
модулем
о
5
Ф
О
X
о
о.
к
§
со
а:
•ео
о
1ГЗ
в
:5
о
5
1
В наши случав N-2^=^.
Вьгчитащий асинзфонный счетчик
В вычитанием счетчике (с обратным
счетом с приходом каждого импульса,
о<
Рг
дюичное число, хранящееся в счетчи­
0,
ке, уменьшается на единицу. Пере­
0
0
0
0
полнение вычитающего счетчика
I
I
7
I
происходит после достижения им
I
6
I
нулевого состояния (табл. 5,3 ) .
0- - I \
5
I
Перенос из младшего разряда в старший
0
4
I
происходит при изменении состояния
°1
п •
ТТ т
младшего разряда с О на I ,
о
и
2
0
I
Вычитающий счетчик получается
°1
0- - I *
I
0
йз предыдущего путем перекоммута0
0
0
0
иии входов триггеров. К Т-входам
триггеров, начиная со второго,
подключавтся инверсные выходы нредыдущего (рис. 61).
5.3.3. Счетчики с параллельным переносом на триггерах
(синхронные счетчики)
В синхронном счетчике все триггеры получают тактовый импульс
одновременно поскольку синхровходы их соединяются параллельно.
Поэтому триггеры перекшчаются практически одновременно. В
асинхронном счетчике каждый триггер вносит в процесс счета
определенную задержку, поэтому разряды результирующего кода
появляются на выходах триггеров неодновременно, т . е . несинхрон­
но с соответствующим тактовым импульсом. Например, для 3-х
разрядного асинхронного счетчика выходной параллельный код I I I
появится на выходах триггеров уже после того, как поступит 8
тактовых импульсэ крале того эти трн единицы сформируются неод;101:ременно. Синхронная схема значительно сложнее асинхронной.
Но она лишена Еышеперечисле}гаых недостатков. На ее выходах
да.;:-1ые от каждого разряда появляются одновременно и строго
синхронно со входным импульсом.
Схема трехразрядного синхронного счетчика,.построенного на
Ж-триггерах типа 155ТВ1,представлена на рис. 6 2 , а .
Работу синхронного счетчика иллюстрруют врменные д и а г р м ­
мы ( р с . 62,6).
94
_л_гт_
С
Г
— /г
ТТ
г
о
я
ТТ
7
( «2
Я
ТТ
( б.
а)
95-
Все трггеры перк.чюча1этоя однсврменно ао заданному с р з у
тактового нмпульса.
Недостатком этой схемы является факт снижения нагрузочной
способности выходов (0^,0^,0,)
счетчика, т . к . они уже
нагружены на 7- и Д' -входы последующих т р г г е р о в .
Для устрнения этого недостатка страятся схемы счетчиков о
комбинированным перносом.
5.3,4. Счетчик с комбинированным перносом
В счетчике с комсЬнлрованным пернос ся4 т р г г е р объединены
в группы так, что отдельные группы обрзуют счетчики с параллельнш перносом, а ,группы соединяются с последовательным пе­
рносом. Счетчики этого типа, как праило,многорзрядныв. По
быстродействию они занимают промежуточное положение. Модуль
счета такого счетчика р в е н произведению модулей счета всех
групп. Схет счет^шка с комбинированным перносал представле­
на на р с . 63.
"1 Г
1
I
/А-
ГТ
•53
с
ТТ о»
ТТ
Ь|5
1
ГТ
1
/с
Сброс
Рас. 63. Счетч'.тк с коибанироваиным г.эрносоы
5.3.5. Счетчики в интегральном исполнении
В настоящее в р м я , для удобства р з р б о т ч и к о в цифровой
а п п а р т у р , выпускаются счетчики в интегрльном исполнении,
аналогичные вышеназванным и более сложные модифякации.
В табл. 5,4 перчислены счетчики ТТЛ и Л.1СП, входящие в
с е р и К15э, К555, К531, К176 и К564.
97
Табл. 5.4
Серия
К155
ОбозНсжюо шкпос-хрмы
нач. 2 3 4 5 6 7 8 9 10 I I 12 13 14 15 16 17 18 19
+
+ + + + + +
УЖЪ5
+
+ + + + +
К555
К1Л555
+ +
+
ИЕ
+
К564
+ + + +
+
+
+
+
+
+
+
+
К531
К176
+
+
+
+
+ +
+ +
+
5.3.6. Счетчики Е интегрвльнсм исполнении с последсЕательным
переносом (асинхронные счетчики)
Примерам асинхронных счетчиков в ТТЛ могут служить ИМС
К155ИЕ2 (К555ИЕ2), К155ИЕ5 (К555ИЕ5), а КМДП - ]Ж 564ИЕ8 и
564КЕ9, 564ИЕ16.
УЖ 155КЕ5 представляет собой четырехразрядный асинхронный
счетчик. Его структурная схема и условное обозначение показаны
на рис. 6 4 , а , б .
Согласно рисунку счетчик ИЕ5 имеет две части: делитель на
2 (выход Оо » тактовый вход
) и делитель на 8 (выходы
тактовый вход ^ ) .
Если микросхема 155ИЕ5 применяется как счетчик с модулем
счета 16, необходимо соединить выводы Оц ^ ^ •
увели­
чения разрядности счетчика последовательно микросхеме подклю­
чается еще один счетчик или триггер согласно схеме (рис. 65).
ИМС 564ИЕ8 и 564ИЕ9 ( р с . 66) прдставляют собой счетчики
соответственно по модулю 10 и 8 с дешифрцией выходного сос­
тояния. Обе микросхемы содернат ( р с . 66,6) входной логический
элемент, счетчик, включавдий четыр синхронных^7-трггер и
дешифртор соответственно " I из 10" и " I из В".
Режи'З рботы счетчика опрделяются табл.5,5 и врменными
диагрмлами, представленными на р с . 6 6 , в .
Ьx^:даой логичеолй элемент в зависимости от соотношения
входных сигналов С ъ СЕ позволяет г.р й=0 выбрть в счет98
ТТ
ТТ
7 ^
С
гг.?
ро
с
2
ГЧ>/?
3
Г
Кг
4
а)
б)
Рис. 64. Четырехразрядный асинхронный счетчик
155ИЕ5:
а - функциональная схема; б - условное обозначение
СТ2
си
^ 1
о»
а*
Сброс
а)
С
У5
V
О,
( 1
/
а
-
Рис. 65. Способ нара­
щивания счетчика
К155ИЕ5 :
а - схема,
б - временные
диаграииы
,^
б)
99
Г1Г1_П
я
0
П
'
1
1
1
1
1
п
—1
г
2
1
Г-1
1
1—1
1
1
!
1
1
!
I
п
м
1—1
^-
6
7
I
ГП
рII
в)
Рис. 66, Счетчик 564ЙБ9: е - условное графическое обовнечение, С - догячввкая структуре, в - вреыеы1(Щ
нью диегреикы
Режиы
С
СВ
Уст. "0"
X
X
1
Счетшй
I
А
0
\
0
0
Хреыеыве
0
X
X
/
0
0
й:
0?
НСВ1 режиме идашт изменения инфоркации 1В выходе ШС либо по
фронту входного сигнала С , при СВ'О
. либо по срезу вход­
ного сигнала СЕ, при С'1 .
Вход /? имеет приоритет и при нэличии ва этсм входе сигна­
ла лог. " I " ИМС устанавливается в нулевое состояние, при кото­
ром выходные сигналы ра^н*/ 0.
Во время работы в счетнсм режиме не выходе переноса " Р " фор­
мируется посюдовательность импульсов со скважностью, равной
двум и частотой, равной 1/8 (1/10) частоты импульсов на входе
ИМС.
Для получения коэффициента деления 64 достаточно выход Р
предыдущей микросхемы соединить со входом С последующей.
Счетчики 564ИЕ8 и 564ИЕ9 юходят широкое применение при
построении распределителей импульсов, делителей частоты, синхронизируюздх схем, таймермэв и других пересчетшх схем.
5.3.7. Счетчики в интегральном исполнении с параллельным
переноссм (синхронные счетчики)
К отой группе счетчиков относятся счетчики ТТЛ: четырехраз­
рядные суммирупцие счетчики К155ИЕ9 и К5551Е9 (V = 1С),
К555ИЕ10 ( ^ = 16), четырехразрядные реверсивные счетчики
К155ИЕ6 и К5531В5 (/V = Ю), К155ИЕ7 (Л/ = 16) и счотч;'га1 КМЛП:
четырехразрядные сут.марующие счетчика 564ИЕ10 ( Л/ = 16), че­
тыре хреэ рядные реворсиЕПые счетчики 564ИЕ11 ( /I/ = 16) • 5С4:!Е14
^ N = 10 или ^ = 16).
Двоично-десятичный суммирушай синхронный счетчик К1531Е9
(рис, 67 ) крсые счетного входа 7" • входа сброса /? имеет
четыр ив$>орвционал входа 01,В2,ПА,[)8
арязартель101
—
СТЮ
/
т
2
ла
•т
У2
УЗ
в
04
а)
Рис. 67. Синхронный счетчик К155ИЕ9: а - условное
обозначение, б - каскадное включение
йой записи числа (предустановка) в пределах модуля счета (4^=10),
вход VI записи'информаш^и со входов В1,Ъ2,И ъ 08 ъ счетчик,
входы разрешения счета )/2 и переноса К? , прясмые выходы р а з ­
рядов счетчика 01^ 02^ 05 ц ОА и выход переноса Р .
Реж1ш работы счетчика К155ИЕ9 ясны из табл. 5.6
Таблица 5,6
Режим работы
Предвари телывя
запись
Счет
Хранение
Установка нуля
Т
-Г
_г
X
X
X
Выходы
р
д
1//
У2
УЗ
й
I 0
0
X
X
I
I 0
#
X
X
X
X
I
Т
т
X
I
0
V
X
1
X
П
X
I
I
I
0
0"
аг
*
0
0
0
Примечание. Сигналы # зависят от сигналов на выходах
01,02,
аз, 04.
в режиме "счет" смена состояний счетчика происходит по фрон­
ту тактового импульса подаваемого на вход Г .
Параллельная запись информации со входов В1, В2 ,Х)4 ,В8
осуществляется при VI-О
по фронту очередного тактового им­
пульса .
Импульс переноса Р уровнем лог. " 1 " формируется при с о с ­
тоянии счетчика 1С01
. По длительности он равен сигналу
0^='^
. Вход
(V -1) является разрешающим по отношению к
выходу Р .
Нулевой уровень на входе У2 прерывает счет и переводит
счетчик в режим хранения.
Сброс счетчика в нулевое состояние обеспечивается подачей
сигнала лог. "О" ш вход /? , который обладает приоритетш.
Увеличить г.оцуль счета сверх 10 можно путем каскадного вклю­
чения И/С К155КЕ9 (рис. 67,6). 1Лаксимальное число ПМС ограни­
чивается при эта.; шгрузочной способностью выхода Р , коэффи­
циент резветнлеяия которого рьвен 6.
564^;г;1С содеркшт (рис. 68,а) два одинаковых независимых
сум:.к:л'-э1д;;х четырехразрядных двоичных счетчиков. Каждый счет­
чик имеет четыре выхода, два счетных входа Г и Г/" и вход
103
-ггл._
СТ2
02
Режи^
04
Уст. "0"
Счет
I — \ с СТ2
I
1
8) I
СЕ
Хранение
±
б)
С се
я
0"'^
X
/
0
X
4
Т
0 X
^)
X
< "^
^'
0
0
0
0
0
^ - л ^ ^ ^ ^ ^ ^ ^ а л x ^ г ^
С1
•
^
"1
СЕ 2
С
в
\
Рис. 68. иис 564ИЕ10: а - графическое изображение,
б - таблица состояний, в - диаграммы,
г - увеличение разрядности счетчика в
параллельным переносом
10^
!7Становки в нулевое состояние, при подаче на который сигнада
лог. " I " все разряда счетчика устанавливаются в нулевое состоя­
ние вне зависимости от сигналов на входах С и СЕ .
Наличие двух счетных входов С и СЕ , позволяет (рис.68,б,в)
организовать переключение разрядов счетчика как по фронту так­
товых импульсов, подаваеглых на вход С , при наличии на входе
СЕ лог. "С", так и по срезу тактовых импульсов, подаваемых ж
вход СЕ , при наличии на входе С лог. " I " .
Параллельный перенос обеспечивает высокое быстродействие
этой схемы: до 8 МГц пра и„=5В и 20 МГц при
и„=^5в.
При построении глногоразрядных счетчиков с числом разрядов
более четырех возможно соединение ИМС как с последовательным,
так с параллельным переноссм. В первом случае достаточно чет­
вертый разряд ИМС, содержащей младшие разряды соединить со вхо­
дом СЕ ИМС, содержащей старшие разряды (пунктир рнс. 6 8 , а ) .
5.4. Счетчики с произвольным модулем счета
5.4.1. Основные положения
Все рассмотренные выше счетчики имеют постоянный мо]]уль
счета. На практике часто возникает необходимость организовать
счет импульсов по произвольному модулю.
Состояние счетчика с п р ходом каждого счетного импульса и з ­
меняется т постоянное значение + I . Трбуется организовать
счет импульсов по произвольному модулю М . Обычно это р а л и ­
зуется с помощью счетчика по модулю Л^>Л/ путем рзмещения
интервада 0,М-/
в н у т р интервада 0,Л^~/ . Реализация счет­
чиков оказывается наиболее простой при совмещении в одном слу­
чае левых, а в другом - првых г р н и ц обоих интервалов. В з а ­
висимости от этого получили рспрострнение два способа орга­
низации счетчиков с произвольиш модулем счета.
I . /77,= О
(
- левая грница интервада
0,М-1).
В этом случае начало отсчета совпадает с нулевым состоянием
счетчика. По достижении првой грницы интерала О, М'1
,
которую обозначим через
, счетчик устанавливается в нз'левое
состояние.
2.
т
. ^ э'^'^ случае счет начинается с начальной
установки счетчика в состояние соответствующее
. Конец
счета опрделяется состоянием ^
, идентифигаруемого, ^ще
всего, по сигналу переноса. Этот способ может быть реализован
только на счетчиках, допускающих предварительную параллельную
установку (предустановку) заданного исходного состояния.
5.4.2. Счетчики с произвольным модулем счета с
исключением "лишних" состояний
Реализация счетчиков с произвольным модулем счета по перво­
му способу возможна либо путем исключения "лишних" состояний
(ЛС), либо путем принудительного обнуления.
Например, для построения счетчика с М-5
необходим трехрезрядный счетчик
(N=2 ) , число состояний которого следует
уменьшить с 8 до 5 путем исключения трех лишних. Реализация та•кого синхронного счетчика на ЗК - т р и г г е р х с входной логикой
(155ТБ1) показана на р с . 69. Здесь индентифицируется состоя­
ние
1ОО2
» после которого по с р з у четвер­
того импульса т р г г е р первого и второго рзрядов сохрняют
нулевое состояние, а т р г г е р т р т ь е г о разряда сбрасывается в
нулевое_состояние. Так за счет введения обртной связи с выхо­
да
на входы О ъ К т р г г е р а первого р з р я д а и сое­
динения выхода О] только со входом 3
т р г г е р тртьего
р з р я д а оказалось возможным исключить лишние состояния счетчи­
ка 101, НО и I I I .
Т^ссмотрнный прнцип построения счетчиков может быть р а л и зован и на I? - т р г г е р а х , однако схемы п р этом включают до­
полнительные логические элементы и оказываются более сложными.
Поэтому прдпочтительнее построение таких схем на ЗК - т р г г е ­
р х с входной логикой.
Реализация р с с м о т р н н о г о способа на счетчиках в и н т е г р л ь НСЖ1 исполнении не прдставляется возможной, из-за отсутствия
доступа к установочным входам *^' и "К" .
5.4.3. Счетчики с произвольным модулем счета
с п р нуди тельным обнулением
Организация счетчиков с произвольным модулем счета путем
их прнудительного обнуления получила достаточно пшрокое р с п ­
рострнение. Такой счетчик р б о т а е т в ржиме суммирования или
вычитания до некоторюго состояния, задаваемого модулем счета
М
. Это состояние идентифицируется устройством, на выходе
106
Рис. 69. Счетчик с произвольным модулем счета (М=5) о
исключением "лишних"" состояний: а - принципиаль­
ная схема, б - диаграммы
которого форшруется сигнал сброса, устанавливающий все тригге-'
ра счетчика в нулевое состояние.
На щс. 70,а прведена схема счетчика с модулем А/ = 5.
Идентификация состояния /^7-/^ (^)
осуществляется схемой сов­
падения { Л) , на входы которой подаются сигналы с первого
(0^ и третьего {(Р^) рзрядов счетчика. Идентифицируемое состаяние (101^)
не вкяючается в счет, оно мгновенно перходит в
нулевое состояние следующего цик/в. На выходе схемы совпадения
для увеличения функциональной надежности рботы счетчика включен
/?5 - т р г г е р , к о т о р й форшрует четкий импульс сброса 0^ счет­
чика ДЛИ тельное тьго^рвн ой половине периода тактовых импульсов.
Работа схемы поясняется диагрм1.'лми,прЕедекны1/и на р с .
70,6. В исходном состоянии все т р г г е р установлены в состояние
"О". Под дайстнием тактовых импульсов "С" счетчик изменяет
свое состояние от О до 4. Пш этом на выходе схемы совпадения
сигнал рЕен_0 и триггер /?5 находится в состоянии "О"
(0^=0,
0^-1).
По с р з у четвертого импульса на выхода счет­
чика появляется комСинация 101, на входах схемы совпадения - I I ,
а ее выходе единичный сигнал.
- т р г г е р перходит п р этом
в единичное состояние
( 0^,= 1 ,0^^0)
и ч е р з схему 1)1)
сбрасывают все т р г г е р счетчика в нулевое состояние. Начинает­
ся новый цикл счета. По фронту пятого итлтульса /?5 - т р г г е р
устанавливается в нулевое состояние и снимает сигнал "сброс"
(и^) с т р г г е р о в счетчика. Так,после пяти тактовых импульсов
(0. . . 4 ) счетчик возврщается в исходное положение и начинается
новый цикл счета.
Прнулительное обнуление широко используется и при организа­
ции прскэвольного модулем счета на базе счетчиков,выполненных
в виде ШС. Так. ш п р м е р , для рализации счетчика с модулем
М= 6 достаточен трхрзрядный счетчик ( в т о р я часть счетчика
1Ь5ИЕ5). Однако, учитывая, что большнство ИМО счетчиков имеют
четыр р з р д а , р с с м о т р м организацию счетчика с модулемЛ/= б
на базе четырхрзрядного.
УстрсАство ндентафвкации в данном случае можно выполнить
аналогчным показанному не р с . 70,а (Д114.1, ДЛ5). Однако в
этой схеме ( р с . 2,8) возможны состязания единичных сигналов
ю входах 5 и /? ШС ДЦ5 , особенно п р синхронней безовсм
счетчике. Поэтому р с с м о т р м схему ( р с . 7 1 , а ) , в которой с
црлыо повышения функцио!вльлой надежности введены схемы
02
ПП2
орз
Щтт
&
8.
-и-и-
УСЛ1.0
г
&
к
о/
02
172
^
8)
с
СИ
02
1-1
04
1^
I I
б)
Рис. 70. Счетчик о произвольныы модулем счете (и=5)
с принудительным обнулением: а - принципиельнея
схема, б - диаграммы
109
'ИЛИ-НЕ (ДД4), идентифициЕущие''нулевое состояние счетчика ДП,1
и совпадения И (Д11.2.2), обеспечивающая прохождение единичного
сигнала 11^ на вход
ИМС ДЦЗ только во время нулевого т а к ­
тового илшульса. Схема сброса счетчика (ДЦ5) здесь выполнена на
логическом элементе И-НЕ, так как счетчики на Ж сбрасываются
единичнытл сигналом. Р&бота схемы ясна из диаграглм, представлен­
ных на рис. 3,6. По срезу пятого и^я^ульса на выходах счетчика
появляется комбинация ОНО, на входах схемы ДЦ2.1 - I I , а ее
выходе 6^ = У / ? 5 - т р г г е р устанавливается в единичное состоя­
ние и через схему ДЦ5 (1/^ = 1) устанавливает счетчик в нулевое
состояние ( 0.^ = 02=йз-04,=0)
. На выходе схемы ИЛИ-НЕ (ЛЛг^)
при этом появляется единичный сигнал, который открывает схему
Д1,2.2. В момент прихода нулевого (шестого) импульса единичный
сигнал ^^ поступает на вход Я , триггер возвращается в и с ­
ходное нулевое состояние.
В рассмотренных схемах (рис. 70,а и 71,а) идентифицируемое
состояние счетчика не включается в счет, появляющаяся при этом
на выходе счетчика информация может вызвать в некоторых систе­
мах недопустимые явления, исключение которых потребует дополни­
тельных схемных решений. От этого недостатка свободен способ
организации счетчика с произвольным модулем счета, схемная реа­
лизация которого для М=6 приведеш на рнс. 72,а. Здесь в иден­
тифицируемом состоянии счетчика М-1=5 (рис. 72,6), которое
включается в счет, на входе Л -триггера (ДЦЗ) устанавливает­
ся единичный сигшл
• При совпадении состояния счет­
чика М-1=5 и положительного фронта тактового импульса Л -триг­
гер устанавливается в единичное состояние (0^=0)
. В следую­
щий отрицательный полупериод тактового импульса формируется
единичный импульс сброса (Из-/) • длительность которого равна
Э701.7 полуперноду.
На рис. 72,в и г прведен пример построения аналогичного
счетчика с произвольным модулем счета (М=6), на базе ИМС счет­
чика, переключаемого по фронту тактового импульса.(564ИЕ10 п р
СЕ=1).
5.4.4. Счетчик с произвольным прогрммируемнм
модулем счета
Если по условию т р б у е т с я изменять модуль счета, то устрой­
ство идентификации удобно рализовать на ИМС 564И112 ( р с . 7 3 , а ) .
ИЗ
2)2)/
СГ2 / в/
п
2 ж
03
"я
8 04
02
05
Ш2.^
5
УЗ
я
т22
г
а/
02
05
05_
1)05
05
-ц1X2
УстО
г
а)
ш
гг|_^?^т_г^^5^_т__
г-1
г—1 1 1
1—1
1
1
11 1
1
11 1
1
1
п
н
б)
Рис. 71. Счетчик с произвольньш модулей счета (М=б)
с принудительным обнулением: а - принципиальная
схема, б - диаграммы
П1
4-2'
а/ ИП2
02'
02^
-ГШ.
СТ2
9
АЛ
аз
м
Мб
О/
05
СК,
65"
05
г-С
[ У
а
а)
С Iя^7^^2ип-я^р|-рц
б)
Рис. 73. Счетчик с произвольным программируемым модулем
счет а: а - принципиальная схема, б - временные
диаграммы
113
'Задание модуля счета в этой схеме осутэствляется путем установ­
ки на входах А^,Аз ,А^, А^. двоичного кода, являвшегося двоич­
ным эквивалентсм десятичного числа,равного модулю счета шнус
единица. Так, напрамер, схема, представленная на рис. 73,а,
реализует модуль счета М=6 ('01072= 5 « ; М - ' / ' б )
Лиаграммы, поясняющие работу данной схемы приведены на рнс.
При совпадении кода ш выходе счетчика с кодом на входах
, И г , , / 4 ^ щ на выходе А=В (I/,) схемы ИП2 появляется лог,
" I " . Лальнейшая работа схемы ясна из р с . 73,6 Ддя изменения
модуля счета достаточно установить на входах А1...А4 соответст­
вующий двоичный код.
5.4.5. Счетчик с Щ)ОИЗвольным модулем счета с прл^^становкой
Реализацию произвольного модуля счета на счетчике с прдустансЕкой р с с м о т р м на базе синхронного двоично-десятичного сум­
мирующего счетчика К155ИЕ9.
Лля организации прогрммируемого счетчика с произвольным мо­
дулем счета достаточно выход перноса Р через инвертор соеди­
нить со входе*! VI ( р с . 7 4 , а ) . Полученный п р этом модуль
счета опрделяется двоично-десятичным кодом числа
I , подан­
ного на входы
, Лз , 1)4
, по формуле
Комбинации кодов на входах I)^ ,^7^, , 27* , обеспечивающие
различные модули счета, приведаны в табл. 5,7
Таблица 5,7
м
2
3
4
5
6
7
8
9
10 1
114
Входы
В8
ВА
I
0
0
0
0
0
0
0
0
0
I
I
I
I
0
0
0
0
В2
В1
0
I
I
0
0
I
I
0
. 0
0
I
0
I
0
I
0
I
0
1
8
7
6
5
4
3
2
I
0
^
и 'И
СТЮ
/
д2
р
р
-< >/?
р
а)
р
п
03
04
ОА
УЗ
п
V I < I о
~
т
п
р
01
ш
т
В8
п
I
1
-4X
47 ' в
8 •9
<
б
число ОШ /
б)
Рис. 74. Счетчик с произвольным модулем счета с
предустановкой: а - принципиальная схема,
б - временные диаграммы
115
На рис, 74,6 приведены диаграммы, пояснятаве работу схеын,
собранной согласно р с . 5,а, п р наличии на ее информационных
входах кода ОНО
Вассмотрнный способ организации счетчиков с произвольным
модулем можно реализовать ш любых счетчиках, имеющих инфордационны*» входы парллельной прдустановки, наприиер',четырхрзрядных реверсивных счетчиках с парллельным перносо1л К155ИЕ6
(Л'=10) и К155ИЕ7 С/V =16), 564ИЕ11 (А/ =16) и 564ИЕ14 (Л^ =10
или
= 16).
5.5, Делители частоты импульсов
5.Г..1. Общие сведения
• Лолители частоты делят частоту повторния имщ'льсов на за­
да :шый коэффициент,
В качестве делителей частоты М017Т использоваться:
- рссмотрнные выше счетчики с постоянным и произвольным
модулем счета;
- безвентильные счетчики-делители на ^ А * - т р г г е р х ;
- сдвиговые р х и с т р ;
- опециали30рванные ИМС счетчяков-делитеяей частоты.
Использование рссмотрнных выше счетчиков в качестве дели­
телей густоты очевидно в не трбует дополнительных пояснений.
5.5.2. Безвентильные счетчики-делители
Пр организации делителя частота этого типа заданный коэффи­
циент деления
рзлагают на сошглители, каждый из кото­
рых содержит цел>'ю степень числа 2 или целую степень чисда 2
с досйвлением единицы / 5 / :
/Г^.= 2^(2'Ч)*1;
^^"2Ч2^(2'^Ч)*13,
где а,у1, у -целые числа 1,2,3,...
П р м е р такого рзложе;шя прведены в табл. 5,8
на
ТасЗлиоа 5.8
К дел
Г^злохение
Кдел
2
2
II
10+1=2(2^+1)+1
3
2+1
12
4 3=2^ (2+1)
4
22
13
12+1 = 2^(2+1)+1
5
2^+1
14
2
6
2 3=2 (2+1)
15
14+1 = 2 2(2+1)+1 +1
7
6+1 = 2(2+1)+1
16
2^
8
23
17
16+1 = 2^+1
9
8+1 = 2^+1
18
2 9 = 2(2^+1)
2 5 = 2(2^+1)
19
18+1 = 2(23+1)+!
20
2 10 = 2^(2+1)
10
Разложение
7 = 2 2(2+1)+1
При реализации безвентильных счепиков-далителвй пользуют­
ся следующим алгорвтмсы:
- заданный коэффициент раздагают ва сомножители, каждый из
которт. содерянт целую степень чисда 2 или целую степень чис­
ла 2 плюс I
- составляхгг функциональную схему из
- т р г г е р о в (рис.
75), состоящую из счетчиков-делителей с
рвным соответ­
ственно Р * , 2^, 2^
и т . д . и добавочных ^ Х - т р г г е р о в ,
увеличиваповх
на еданицу;
- в н у т р каждого счетчика Ж - т р г г е р соеданяются по
схеме с последовательным перносом для ряика вычитания;
• - каждый добавочный
- т р г г е р подключается к соответствувдэму счетчику слелуюонм о б р з о ! : тактовый вход С сседакяют с
С-входом первого рзряда счетчика,
^ - вход - с
прямым выходом последнего рзряда счетчика.
К - вход с уров­
нен лог. " I " ;
- выходной сигнал снимают с выхода счетчика с коэ(Мпш1в?1Том
Прмер рализации безвентвльных счетчнков-долнтелвЯ о коэф­
фициентом даленяя 3 и 7 прведены соответственно ав р с .
7 6 а я б « р с . 7 7 а 1 б . Достоинством бвзвенпльных делителей
117
Выход
СТ
1 СТ
С
К
1 СТ
С 2'
К
7 ТТ
3 ТТ
с
к
<
С
<
к
Рис. 75. Обобщенная функциональная схема безвинтильного
счетчика делителя
выход
й,ппггппп
^
ГТ/
Со
с
к
<
.
а)
б)
Рис. 76. Безвинтильный счетчик-делитель на 3: а - схема,
б - временные диаграммы
Выход
7 тг/ 0^
С
7 ГТ2 02
Л"
^•ПЛПЛЛЛЛЛАЛ. «
о/ П П
п п
Г
55
04
П
И
• Г Ъ П
о*
3 ТТ*!
С
1 Т13
С
К
а)
б)
Рис. 77, Безвинтильный счетчик - делитель на
а - схема, б - временные диаграммы
•С2
V/
Ре
03
1
02
2
275
])2
А Ж
00
б
ВО
а)
• & (>-
•СУ
Г2
Й6
У
2
_^
3
02
1Н
1Ю
А
00
б)
Рис. 78. Делитель тастоты на регистре сдвиге нв:
а - 4, б - 5
'частоты ЯЕЛяется отсутствие дополнительных логических элементов.
Одшко большое число ЛК -трггеров их рализуших огрничивает их прменение .
5.5.3, Делители частоты на ргистрах сдвига
Для рализаиии делителей частоты с небольшими коэффициен­
тами деления можно использовать ргистры сдвига. П р м е р п х т рос1ИЯ делителей на р г и с т р 155-И?! с четнш коэффициентом
деления
К^ = 4
и нечетном К^'5
приведены соответствен­
но т р с . 78 а и б.
Входные импульсы частотой /" подаются на вход синхрониза­
ции а , в выходные снимаются с соответствующего выхода ОА.
Сбртная связь, опрделяюпвя коэффициент деления при четнсы
ксзфх^циенте деления соединяет ч е р з инвертор внход со входом,
а п р нечетной обртной связи вместо инвертор прменяется ло­
гическая схема И-НЕ, на входа которой подаются сигналы с соответствуюснх выходов. Шд функции обртной связи
для
рзличных значений коэффициентов деления пргедан в табл. 5.9
Таблица
2
т
4
Состояние выходов
3
щ
4
Ог
5
6
7
5.9
8
4
ад
Г, ,2?/, . ..^ОА
при этом может быть лю(&м.
5.5.4. СчетчвкЕ-дслнтели в интегрльном исполнении
Счетчики-делители в интегрльном исполнении входят в состав
\шогвх Сери л<:/С. Р&ссмотрм некоторе из них.
Счетч;!к-ло.тлгель с коэф-гициентсм даления ияленящимся в
пгс.тслах от 2 до 1С с ::загом единица достаточно просто р а л и ­
зуется ка
564ИЕ19. !1а р с . 79 показан пример пхтроения
г^-'и^теля на и т ь . Зад тункции обртной связи РЮ) для р з лгч'-ых значени1ь коэф:ац2ентсЕ деления приведен в табл. 5,10
Таблица 5.10
Ц.
3
6
г
8
7
9
Р(0}
;20
0.
а л
а л
0,
0,
0,0,
0,
•«г
са &
Ж
05
^4
Г
Рис. 79. Счетчик-делитель на сеыь на ШС 5в\ Ш 19
2\
— 32
— ЛЗ
— :4
— 35
— 36
— 37
38
35
3<3
3<4
Я5
3»
1
С
Г*ис. 80- Счетчик-делитель с программируемым коэф­
фициентом деления ИМС 564 ИЕ 15
121
Особый интерес представляет счетчик-делитель 564ИЕ15 с програшлируемым коэф^циентсм деления в пределах от 3 до 21 327 с
шагал единица, условное изображение которого приведено на р а с ;
8С.
Счетчик-делитель 564ИЕ15 может работать в следующих реж2!.1ах:
- в режиме многократного (периодического) счета, когда на
выходе схемы форлтаруются импульсы с частотой
"^/^а^
и дли­
тельностью, равной периоду входного сигнада;
- в режиме однократного счета, когда выход делителя ^^ ,
после Еоступления на вход С импульсов в количестве, равней
^дел ' мрбходит от уровня ЛОГ. "О" К лог. " I " 2 не меняется
с приходом последующих счетных импульсов. Этому режиму обяза­
тельно предшествует режим установки делителя в исходное состоя­
ние;
- в режиме установки исходного состояния и запрета счета,
когда в делитель загружается входной код и запрещается счет.
Длительность этого режима должш Сыть не менее тре^ периодов
тактовой частоты.
Задание коэффициента деления осуществляется согласно выраже­
нию
=^(/ооой,
^ тр, •^юр^*р^)*р^
,
где /^...../^ варьируемые множители тысяч, сотен, десятков и
еди 11иц;
Р^ - остаток от дадания;
М - произвольный модуль, может принимать значения: 2,4,5,
8,10.
^1исда Р^. ^ и
могут быть представлены как в десятичной
(0-9), так и в шестнадцатиричной (0-15) системе счисления.
Для ввода Б ШС числа ^ , . . . , > 5 должны быть преобразованы в
двоичный код. Двоичный код чисда ^ подается на входы 32,
Л
; числа
- т входы Л5, ЛА ,Л5 ,З^Ь ;
на входы 39,Л0,Т11,Л2
;
- на входы 35, Об,
07,Л;
Рр - 01, 02,03 у ОА
. Распределение входов
О2,03,ОА
между числами
и ^ и значение коэффициентов деления зави­
сят от выбора модуля М , который задается кодсм на входах
> ^/{ >
^ определяется табл. 5.11
122-
Таблица
Модуль 1
VI
Входы
I
I
2
I
4
0
I
5
I
0
3
0
0
т
1
10 X
, 5 и
Кдел при
равных
0. ..9
мйн макб
0.. .15
шн шкс
Входы
Я
макс
Входы
I
Л
7
32,35.3А
3 :5999
3
3
33, ЗА
3 15999
3 186о •)
9999
3 1332;-
макс
Ка Кв Кс
Множитель
тысяч
Остаток
5*
17331
I
т
3
31,12
1\
Ю235
I
зм
3
I
7
Л,32
I
3 15539
3
21327
и
9
3^
—
9999
3
16659
0
3
Возможные реяимы работы делителя задаются_кодом на входах
^' / ^$ ,
и определяются табл. 5.12
Таблица 5,12
Л-,
0/1
0/1
С/1
Х/1
0
X
I
0
I
0
С/1
I
^3
I
I
0
и
I
I
0
Режим
м
I
т
I
I
п
и
0
0
г
5
В
10
10
Расчет коэфГициентов Л/ и
ся следующим образом:
I . Лля заданного значения
разложение в виде
/аг
л
п
II
1г
юооо
многократный
однократный
Многократный
оапрет счета и
предустановка
для заданного К^^ осуществляет­
при различных М
определяется
где >^и - соответственно целая часть и остаток частного
при делении К^^^ тза /Ч .
2. й^бирается значение,для которого остаток не превышает
123
максимального значения
, взятого из табл. ^ ^
3. Находится представление числа Ал^? •
/ 1 ^ = ЮООР, * ЮОР^ ^ ЮР^ * Р^ .
Это представление может быть неоднозначным, так как диапазон
изменений
(0...15) превыпвет основание системы счисления
10. Первое представление соответствует десятичнсялу представ­
лению коаффациентов
. Во втором предстаглении все цифры
десятичного представления,для которых выполняется условие
заменяется ва Р.^-1
• Одновременно заменяется Р^.^
на
~У
. Это представление называют шестнадцатиричным,
Бассмотрим цримеры пересчета
.
Пример I . Найти разложение
= 1079. Находим разложение
для различных значений М :
М=2 , К^=2-559+1 ; М=4 , К^=4-269+5 ;
М=5 , К^^^=5-215+4 ; М=8 , К^=8-134+7 ;Ы=10,К^=10-107+9
Сравнение значений, полученных остатков с их максимальным значе­
нием (табл.
) показывает, что все разложения пригодны. Возь­
мем
Представление в десятичной форме:
1079=2(1000-0+100-5+10-5+1- 9)+1
Следовательно, ?=0; ^=5; ^ 3 ; ?=Э; §=1,
что определяет следующее задание на входах схемы:
^•4 ^а -Зз 3^ ^6 л л -^я Х„ я? •^«с ^$ К
V—.^-^ ' ^ ' > V ' * ^ ' «' '
Р^ в
Р,
Р,
^
Здесь для каждого двоичного набора младшему разряду соответ­
ствует вход с меньшим индексом.
Представление в шестнадцатир1чней форме:
Р^С5 поэтому представим
= 3+10 = 13
, а ^=5-1=4,
После чего получим: Ру=0; Р^=4; Рд=13; ^ = 9 ; Р^=1,
1 0 00 100 1/Г011 0010 111
124
Пример 2.
/ Г ^ =17241 , М=2
17241:2=8620+1
17241=2(1000•8+100•6+10•2+1 • О)+1
Используем шестнадцатиричное представление^ так как при и=2. ,
Р-'тахс^^Рз^2^5
представим
=2+10=12, а
=6-1=5.
, представим ^ =5+10=15
, а Р, =8-1=7
, после
чего получим: Р, =? ;
=15 ; ^ =12 ; ^ =0 ; ^ =1 .
^< Л ^3 -^Д л 3,0^и Уп-^^З ^4*^15 ^1€^а^З^С
1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1
111
Р. Р, Рг Рг ^
Примером Щ)Ограммируемого делителя ТТЛ мооют служить ИЬС
К1531Е8 (рис, 81), которая содерзжит шести разрядный двоичный
счетчик и лохическую схему, обеспечивающую выдачу на выход схе­
мы заданного количества импульсов. Одна ИЬС обеспечивает любой
коэффициент деления от 64:1 до 64:63 с шгом в единицу. Возмокно последовательное наращивание микросхем.
На рис. 81,а дЛн наглядности выполнен логический элемент
И-НЕ, находящийся внутри кристалда. Назначение выводсе ми1фосхемы: V - вход разрешения счета
(У^О) ,при У-1
счет зап­
рещен;
/? - сброс в нудавое состояние при
; С вход тактовых импульсов, переключение триггерхзв счетчика пронсходат по их срезу; 7* -строб-вход, управляющий выходами 2 и
V , С1 - только выходом У .-Активному состоянию 2 соот­
ветствует Т'О
. Импульсы на выходе 2 нулевого уровня.
Бели г * / , то
2=1
. Сигналы на выходе У инверсны по
отношению 2 и появляются при С1=1.
Входы У1,.. ,У32 управляют выдачей отрицательных выход­
ных импульсов, совпадаюпих по времена с входными, на выход ^ .
На рис. 81,6 приведены дааграммы выходных импульсов 2 г.ги
подаче лог. " I " только на вход У32 Сдааграш.в 2(У32) ,
вход У16 (даагратлма 2(У1$)
) и вход 8 (диагрвглла
).
В этих случаях на выходе 2 появляются соответственно 32,16 и
8 ранномерно расположенных импульсов. Если одновременно подать
лог. " I " ш несколько входов, например, на У52 ъ У8 , то
т выходе выдалится
40 неравномерно расположенных импульсов
125
V СП
Н
С
>г
л
32
38
3^6
^
I 2 Ъ ^ 5 6 г 8 _.
63 б^г
и *
' Г *
(3® л
С4
Я:
р
а)
-
И —
б)
Р-п.
СГ2
у
. 3
392
з^к
38
ЗА
32
V
•1- ГУ
СТ2
С
Г
352
\34Б
38
34
32
>^
а
г^Г'2'2^'2'
в)
Рис. 81. Делитель 155ИЕ8: а - логическая структура,
б - диаграммы, в - последовательное соеди­
нение двух ИМС
12&
Выход
^диагрвмма 1(352&
Л ) ) • В общем случае количество импуль-'
сов ш выходе за период счета (64 импульса) составит
=32332+16Л16+818+434+232+Л1
'-Вых
Коэффициент деления микросхемы
Частота выходных импульсов, представляет собой среднюю ч а с ­
тоту за несколько циклов и может быть определена по форлуле:
Если на входах 3'\^12^
ЗА-3%-Л6-Л2^0,
то 2 = / .
Если на один из входов У подается сигнал лог. " I " , то К^^ —
целое число, в противном случае
число дробное.
На выходе Р формируются иьшульсы нулевого уровня частотой
^6*/бА * фронты которых совпадают со срезом 63-х импульсов,
а срезы
- со срезом 64-х импульсов (диаграглма Р ) . Этот вы­
ход может использсЕаться при последовательном соединении микро­
схем К155ИЕ8 (рис. 8 1 , в ) . Весовой коэффициент управлящих вхо­
дов первого далителя увеличился при этом, в 64 раза (2^) .
В зависимости от набора управляюпшх сигналов А'^^ этой схемы
будет находаться в пределах от 4096:1 до 4096:4095. Выходная
частота определяется формулой
6г
6А'
+2Ъ'32+2У16+2^В+2?У4+2Ь'2+2'^У1 .
где 3^ - управлявдие входы первого делителя.
Для пострхэения делителей с
>6А
вать внешние логические элементы И-НЕ.
необходамо использо­
5.6. Васпределители
Распределители формирувзт управлякщие сигналы "развернутые
в пространстве". В каждай момент времени только один выход
127
(канал) распределителя имеет активный сигнал. При этом последовательнссть появления активного сигнада на их выходах имеет
жесткий порядок, йспределители обычно строятся на регистрах и
счетчиках с использованием 1Ж.
5.6.1. Распределители на сдвиговых регастрвх
Простейшим распредалителем является кольцевой сдвиговый ре­
гистр (рас. 8 2 , а ) , в котором еданица., предварительно записандая в первыЛ разряд, с каждым тактовым имщиьсом передвигается в
последующие разряди. С выхода последнего разряда за счет обрат­
ной связи, единица попадает на информационный вход27 регистра.
Число каналов такого распределителя равно числу разрядов регист­
ре.
5.6.2. Вэспределители с выходнш дашифратором
Распределители с выходным дешифратором на двоичных счетчиках ^
к выходам которых подключены адресные входы дешифратора (рис.
83). Число внутренних состоян1|^1 счетчика при этом равно или
больше чисда выходных каналов. На р с . 83,а показана простейшая
схема распрделителя на 8 каналов, СОФТОЯШЯ ВЗ т р х р з р щ н о г о
счетчика и д е и и ф р т о р сдан из восьми. На р с . 83,6 приведена
схема р с п р д е л и т е л я на 64 канада, построенная на основе преды­
дущей схемы. Выборка ИМС дешифрторов осуществляется по входу
с псмощью счетчика 564ИЕ9,
5.6.3. 1^спрделители без выходного дешифртор
Распрдалнтели без выходных дешифраторов строятся ва базе
счетчиков Джонсона 564ИЕ8 и 564ИЕ9. Пр-.ем одна ИМС 56Ш9 пол­
ностью рализует функциональные возможности р с п р д е л и т е л я ,
прдставленного да р с . 83,а. На основе этих ИМС можно строить
рспрделители с болышм числом выходных каналов. Простейшая
схеьяа такого р с п р д е л и т е л я ( р с . 84) прдставляет собой замк­
нутую цепочку из счетчиков 564}1ЕЭ (564ИЕ8), в которой один
счетчик рботает в счетнсм ржиме, а все остальные находятся
в ржиме хрнения в нулевом состоянии. После перхода активно­
го счетчика в состояние "7' , соседний с п р в а счетчик перехоГ2Т В счетный ржам, устанавливается в состояние " I " и п р ' - з мает функции актишого счетчика. Прведенг-ше на р с . 84,6 _::;:аг-
Вход
А-/ /С/
К2
С Я6_ /
2
п
3
К5
1—1
1
1
1
!
9)
^'
Рис. 82. Распределитель на кольцевом регисторе: а принципиальная схема, б - временные диаграммы
Г
1?С
СТ2 1
Я
/С/
2
а)
л
С5рос с
п
К
а а
с
А ОС 0
в
Г
0
7
/ •
2•
л
0
А ОС 0
В
С
0
7
К1
КВ
- К57
- К6А
б)
сгоо:;елйТ5Ль с дешифратором на: а - 8,
^ _ 64 канал св
12Э
7
а
с
0
а)
С
п
п
р
п
п
А
А
А
л
р
Л Л 1
® 1
(2)1
®
б)
Рис. 84. Распределитель на счетчйках 564 ИЕ 9;
а - схема, б - временные диаграммы
IЭ^^
п
п
п
раммы поясняют работу такого распределителя.
Прж подаче на вход /? лог. " I " все счетчики распределителя
усташвливаются в состояние "О", на их входах СЕ появляется
сигшл лог. " 1 " и все счетчики оказываются в режиме хранения.
Для запуска распределителя достаточно на его вход V
подать
сигнал лог. "О" длительностью не менее одного периода тактовых
импульсов, что(й^ крайний слева счетчик смог бы "сойти" с с о с ­
тояния "О". В остальных состояниях этого счетчика сигнал на его
входе СЕ будет равен лог. "О" и он будет работать в счетном
режиме. При достижении состояния 7 на входе СЕ соседнего пра­
вого счетчика устанавливается сигнал лог. "О" а он переходит в
счетный режим, усташвливаясь при этом в состояние " 1 " . После
возврата крайнего левого счетчика в состояж^е "С" на его входе
СЕ устанавливается сигнал лог " I " , переводя е г о в режим хране­
ния. Так передаются функции активного счетчика соседнему пра­
вому, который продолжает распределять по состретствуюидам выход­
ным каналам импульсы^посту пающе на вход С. После перехода в
состояние 7 крайнего правого счетчика, ва входе СЕ крайнего
левого счетчика устанавливается лог. "О" и он переходит в
счетный режим, т . е . процесс распределения и^•т.7ЛьсоЕ автомати­
чески продолжается.
Литература
I. Алексеенко А.Г., Шагурин И.И. Микросхемотехннка: Учеб.
пособие для втузов/ Под ред. И.П.Степаненко.-;л.: Радио и с в я з ь ,
1982.- 416 с , ил.
2. Д.Гивоне, Р.Рессер. Микропроцессоры и г.'вкроксмпьютеры.
Вводный курс. Пер. с англ.-М.: Мир., 1983.-464 е . , ил.
. 3. Аналоговые и цифровые интегральные микросхемы: Справоч­
ное пособие/ С.В.Якубовский, И.А.Барханов, Л.И.Ниссельсон и
др. Под ред. С.В.Якубовского.-2-е и з д . , перераб. и доп.-,'.!.:
Радио и связь, 1985.- 432 с , пл.
4. Ланцов А.Л., Зворыкин Л.Н., Осипов И.Ф. Цифровые устрой­
ства на комплементарных МДП интегральных микросхешх.-М.: Ра­
дио и связь, 1983.-272 е . , ил.
5. Микросхемы и их применение: Справ, пособие/ З.А.Еажушев,
В.Н.Вениаминов, В.Г.Ковалев, О.Н.Лебедев, А.'И.!Лирои1НИченко.2-е и з д . , перераб. и доп.-М.: Радио и связь, 1983.-272 с , ил.
131
Сожерваш1в
Взведгнке
I . Основы 15!фр0БС2 технйл!
1.1. Форш прслставления кяфорюцин
1.2. Основные понятвя алгебры-логики
1.3. Положительная в отряцйтечьная логика
1.4. Комбиыацвонные и последовательностные схемы
3
4
4
б
1С
И
2. Цифровые интегральные микросхемы
2 . 1 . Обаае сведения
2.2. Условные обознаяеяия интегральных микросхем
2.3. Иктегрельные мвкросхегш транзисторно-транзистор­
ной логики (ТТЛ)
2.4. ИитегрЁЛЬные микросхемы с комплементарными
ШШ-трвкзистореми (ШШ)
2,5. Характеристики микросхем ТТЛ 1 КЦДЛ
12
12
15
3. Интегральные схемы малой степени внтеграциа
3 . 1 . Лопвческче элементы
3.2. Универсальные логические элементы
3.3. Дополнительные логические элементы
3.4. Интегральные микросхемы с 01'крь'тым коллектором
3.5. Интегральные микросхемы с тре№ выходными
состояниями
3.6. Свободные логвческже алеыенты • входы логичес­
ких алементов
^4
24
24
28
33
4. Ксмбввацюнныв схемы средней отепенв 1нтвгрвц|а
4 . 1 . Цультяплехсоры
4.2. Рмлизацвя ксмби на тонных логических функций
вв мультиплексорах
4.3. Допфраторы и денультвпдехсоры
4.4. Ртлвзацвя хомбввашюашх л о п ч е с п х фуякцв!
ва дегшфреторвх
4.5. Су^гматоры
4.6. Субтракторь (шгзсхитвл!)
4.7. Шфровыб компараторы
4.8. Ар|фиет1ко-допчвсков устрсйстяо
40
40
5. Поомхаветелыюстныв схемы 66
131
16
19
19
36
39
43
47
50
53
58
61
63
5.1. Т р и т е р
68
5.1.1. Класс1(1шкапия трвттероБ
68
5.1.2. Классификация входных сигналов триггеров
70
5.1.3. Асинхронный /5 5 - т р г г е р
70
5.1.4. Синхронный /?$ - т р г г е р
71
5.1.5. Сднотактный синхронный л> ж 1>\/ - т р г г е р
77
5.1.6. Универальный ^^ - т р г г е р
60
5.2. Регистр
60
5.2.1. ООаие сведения
60
5.2.2. Регистр памяти
85
5.2.3. Регистр сдвиге
85
5.2.4. РевериЕНые р г и с т р
58
5.3. Счетчики с постоянным модулем счета
90
5 . 3 . 1 . Классификация счетчиков
91
5.3.2. Счетчики с последорзтельным перносом на
трггерх
91
5.3.3. Счетчики с парллельным перносом ва т р г г е р х
54
5.3.4. Счетчики с комйинлрованным переносом на
трггерх
97
5.3.5. Счетчики в интегрльнсн исполнении
97
5.3.6. Счетчики в интегрльном исполнении с
последовательным перносом
98
5.3.7. Счетчики в интегральнсы исполнении с
парлледьннм перносом
101
5.4. Счетчики с произвольным модулем счета
1С5
5.4.1. Основные положения
105
5.4.2. Счетчика с прсязвольшсл модулем счета с
ясклЕченвем "лишних" состояний
106
5.4.3. Счетчики с произвольным модулем счета е
прнудительным оОнуленвем
106
5.4.4. Счетчик с произвольным прогрнмвруемым
модулем счета
ПО
5.4.5. СЧУТЧИК С првзвольным модулем счета с
прдустановкоЯ
-'4
5,5. Делатели частоты импульсов
--6
5 . 5 . 1 . ООсие свелояия
Т16
5.5.2. Безвентильные счетчнка-двлнтвди
Пб
5.5.3. Делатели частоты вв ргистрах сдвига
120
133
5,5.4. Счетчики-делатели в интегральном исполнении
5.6. Распределители
5,6.1. Распределитель на сдвиговых регистрах
5.6.2. Распределители с выходныи дезифратором
5.6.3. Распределитель без выходного дэшич1ратора
Литература
120
127
128
128
128
131
Борис Иванович Петленко
Геннадии Иванович Асиолов
Валентин Михайлович Ронков
Андрей Львович Ястрзембоки^*
ЭЕЮТЫ ЦИФРОВЫХ ШКРОЭЛЕКТРОННЫХ СИСТЕИ
Учебное пособие
Редактор Н.Ц.Тереятъева Темллан 1988г. п.8|
Подписано в печать Д- 20619 от 6^8.69^ Формат 6 0 У 9 0 Д 6
Уч.-изд.л. 6,7
Усл.печ.л. 8,4
Тар8 2 500 э к з .
Заказ вог
Цена 24 коп.
Ротапринт ПАДИ, ЛенинградскиЯ п р . , 64.
1/--страниц
Пожаловаться на содержимое документа